Universidad Surcolombiana de Neiva.

Arquitectura De Computadores
Ingeniera Electrnica.
Mario Andrs Castaeda Medina 20112104052
Brayan Andres Suaza Aya 20112104999

El objetivo es disear un sistema digital, usando mquinas de estados, que

mueva al tren de derecha a izquierda sobre la lnea. En cada estacin hay unos
sensores que detectan la entrada de un tren, de manera que cuando arriba a una
de ellas, hace una parada de dos minutos.
Adems, existe un botn de emergencia en los vagones que hace que el tren se
detenga un minuto extra en la estacin, si as se requiriera.
 A partir del diagrama de estados, y la
tabla con las transiciones entre estados
y las salidas para cada estado. El
nmero de flip-flops necesarios para
representar todos los estados de la red
secuencial est dado por:
Nmero de Flip-flops = n = log2 S
Como S= 3, tenemos que n=2

Estas son las ecuaciones respectivas para cada una de las 4 salidas que se
van a manejar en este circuito.
Estas son las ecuaciones para el diseo de las entradas de cada uno de los
Flip-Flops de tipo D.

Implantacin del circuito secuencial. Las expresiones lgicas obtenidas nos

permitirn construir el diagrama lgico del circuito, el cual tambin se simulo en
Proteus para comprobar la tabla.
 EJERCICIO 2

Por medio de la carta ASM realizar el respectivo diagrama para un contador

ascendente descendente comercial.

Vcc

Clear

Carga Registro

1 Inicio
0
Inicio

Cuenta Hacia La Cuenta Hacia La

Derecha Izquierda

Guarda Registro

Z=Ciclo End

Stop
EJERCICIO 3
Contador ascendente descendente de 3 Bits.

Mediante la implementacin de mquinas de estados analizamos el

comportamiento de este problema para proceder a realizar el debido
planteamiento. Teniendo en cuenta los estados Actual y Siguiente.
Su respectivo diseo ser implementado con el simulado PROTEUS, cuyos
archivos irn anexados con el resto de trabajos.