Vous êtes sur la page 1sur 6

GTR IUT Villetaneuse Architecture des ordinateurs Jeudi 5 juin 2003

Grp Nom
!A
!B Contrle long n2
!C
Calculatrice et documents interdits - Dure 3 heures - Rpondre sur la feuille

/20 I. Questions de cours


1. Gestion de disques /3
a) Quest-ce quapporte le mirroring mis en uvre dans le RAID 0 ? Quel est son cot ?

b) Quest-ce quapporte le stripping mis en uvre dans le RAID 1 ? Quel est son cot ?

c) Quest-ce quapportent le RAID 3 ou 5 ? Quel est leur cot ?

2. Bus /2
a) Pourquoi a-t-on fait des bus ?

b) Donnez quatre critres permettant de comparer diffrents bus.

c) Quels composants interconnectent les diffrents bus ?

3. Mmoire /5
a) Quest-ce que la hirarchie mmoire ?

b) Quest-ce que la mmoire cache ?

c) Quels sont les deux principes qui font que le cache apporte un gain ?

d) Quel sont les deux principaux apports de la mmoire virtuelle ?

1/6
GTR IUT Villetaneuse Architecture des ordinateurs Jeudi 5 juin 2003

4. Cache /6
Un microprocesseur cadenc la frquence de 2 GHz possde un cache de 512 ko.
Ce cache sur bus mmoire interne demi frquence et de largeur 64 bits a un taux de succs
("hit") de 90%. La mmoire principale a un temps daccs tmp de 10 ns.
a) Quel est le dbit thorique Dc du cache en MiB/s ?

b) Quel est le temps tc d'accs au cache en ns (3 cycles bus) ?

c) Quel est temps d'accs moyen obtenu ?

5. Pipeline /2
a) Expliquez sommairement ce quest une architecture pipeline.

b) Quel est le gain thorique dun pipeline dont la profondeur est de 20 niveaux ?

c) A votre avis, quest-ce qui peut empcher datteindre ce gain ?

6. Parallle /1.5
a) Expliquez sommairement ce quest une architecture parallle.

b) Quel le gain thorique apport par une architecture parallle ?

c) A votre avis, quest-ce qui peut empcher datteindre ce gain ?

7. Super-scalaire /0.5
Expliquez sommairement ce quest une architecture super-scalaire.

2/6
GTR IUT Villetaneuse Architecture des ordinateurs Jeudi 5 juin 2003

II. Entres-sorties
/15 A. Interruptions
Linterruption dhorloge a pour numro 0x1C. Cette interruption logicielle est rgulirement
appele avec des bips par lhorloge systme (RTC).
1. Donnez le schma dinterconnexion du matriel (du RTC au microprocesseur). /3,5

2. Expliquez comment les bips du RTC sont matriellement transmis au processeur (comment
le microprocesseur en arrive le reconnatre)./6,5

3. Expliquez comment est enclenche linterruption logicielle associe. /2,5

4. Expliquez comment est appel le traitant associ linterruption logicielle en question. /1

5. Expliquez en quoi consiste le dtournement de linterruption dhorloge. /1,5

3/6
GTR IUT Villetaneuse Architecture des ordinateurs Jeudi 5 juin 2003

/25 B. Interface srie


Une table des registres de linterface srie est fournie en annexe.
1. Registres /5
a) Quest-ce que les registres de linterface ?

b) Comment fait-on pour diffrencier les diffrents registres ?

c) Si linterface est ladresse 0x03F8, quelle est ladresse du registre LCR ?

d) Qest-ce que le loopback ; comment lactive-t-on ?

2. Configuration /4
Voici une fonction en C :
void metConfig(void) {
outportb(LCR,128);
outportb(DLM, 48);
outportb(DLL, 00);
outportb(LCR, 3);
outportb(MCR, 16);
outportb(IER, 0);
outportb(FCR, 0);
}
Quelle est la configuration de linterface aprs lappel cette fonction ?

4/6
GTR IUT Villetaneuse Architecture des ordinateurs Jeudi 5 juin 2003

3. Rception /4+5
a) O sont stocks les octets arrivs ?

b) Comment sappellent les deux techniques pour savoir que des octets sont arrivs ?

c) Dans le cas particulier de la configuration utilise en TP, comment procde-t-on ?

d) Quels sont les risques lors de la rception ? Quelles prcautions faudrait-il prendre ?

e) Ecrire une fonction recoit qui reoit un nouvel octet (sans contrle de sa valeur). (/5)

4. Emission /2+5
a) O doit-on stocker les octets a envoyer ?

b) Quels sont les risques lors de lenvoi ; quelles prcautions faut-il prendre ?

c) Ecrire une fonction envoie qui envoie un octet. (/5)

5/6
GTR IUT Villetaneuse Architecture des ordinateurs Jeudi 5 juin 2003

Annexe: TABLE II Summary of Registers

6/6