TEMA 11

MEMORIAS. CIRCUITOS LGICOS

PROGRAMABLES

1
CLASIFICACIN SEGN SU TECNOLOGA

2
 PARAMETROS FUNDAMENTALES DE LAS MEMORIAS
Modo de acceso:
Aleatorio (RAM, Random Access Memory)
Serie
Alterabilidad
Memorias ROM (Read Only Memory)
Memorias de "solo lectura"
Almacenamiento permanente de datos y programas
Tipos:
ROM, PROM, EPROM, EEPROM.
Memorias RWM (Read-Write Memory)
Memorias de lectura y escritura
Almacenamiento no permanente de programas y datos
Memorias SRAM, DRAM, FLASH

3
 PARAMETROS FUNDAMENTALES DE LAS MEMORIAS

Estabilidad
Volatilidad
No: ROM, PROM, EPROM, EEPROM, FLASH
Si: SRAM, DRAM.
Almacenamiento Esttico/Dinmico
Tiempo de acceso (tA).
Tiempo de ciclo (tc) . Ancho de banda de las memorias
Capacidad y organizacin: N de palabras x bits por palabra.
Medio fsico de almacenamiento
Electrnico
Magntico
ptico
Consumo
Coste.

4
 ESTRUCTURA GENERAL DE UNA MEMORIA RAM.
ORGANIZACIONES 2D Y 3D.

Configuracin de la memoria RAM como circuito integrado

BUS DE DIRECC. MEMORIA BUS DE DATOS

n lneas m lneas

CS: chip select R/W: Lectura/escritura

OE: output enable

BUS DE CONTROL

5
 ESTRUCTURA GENERAL DE UNA MEMORIA RAM.
ORGANIZACIONES 2D Y 3D.

Configuracin de la memoria RAM como circuito integrado

BUS DE DIRECC. MEMORIA BUS DE DATOS

n lneas m lneas

N de palabras: 2n
Organizacin 2n x m bits
Bits por palabra: m

Ejemplo: n=11, m=8

Organizacin 211 x 8=2k x8
Capacidad 16 Kbits= 16384 bits

6
 ESTRUCTURA GENERAL DE UNA MEMORIA RAM.
ORGANIZACIONES 2D Y 3D.

Funcionamiento genrico de una memoria RAM

en una operacin de lectura o escritura

BUS DE CONTROL
CS LEC/ESCR CS LEC/ESCR

CPU
+ MEMORIA MEMORIA
CONTROL

BUS DE
DIRECCIONES
BUS DE DATOS

7
 ESTRUCTURA GENERAL DE UNA MEMORIA RAM.
ORGANIZACIONES 2D Y 3D.

Organizacin 2-D, dos dimensiones

Diw-1 ..Di0
i

Diw-1 ..Di0

Para el caso de una memoria de 16KB sera preciso un decodificador

con 14 lneas de entrada y 214 lneas de salida.

8
 ESTRUCTURA GENERAL DE UNA MEMORIA RAM.
ORGANIZACIONES 2D Y 3D.

a) Estructura lgica de la celda binaria para una memoria RAM esttica

con organizacin 2-D.
b) Diagrama de bloques de la celda

R Q

S Q

9
 ESTRUCTURA GENERAL DE UNA MEMORIA RAM.
ORGANIZACIONES 2D Y 3D.
Organizacin 3-D, tres dimensiones

Columna

Fila

Al utilizar decodificacin doble y seleccin por coincidencia de lneas activadas,

para el caso de 16 KB, son precisos dos decodificadores de 7x128 .
En el caso general de una memoria de N palabras, el nmero de lneas de seleccin
pasan de N con un decodificador, a 2N o N1+N2 (tales que N1xN2=N) con dos
decodificadores.

10
 ESTRUCTURA GENERAL DE UNA MEMORIA RAM.
ORGANIZACIONES 2D Y 3D.

Estructura lgica de la celda binaria para una memoria RAM esttica con
organizacin 3-D

11
Estructura lgica completa de una memoria RAM esttica
16x4. Se utiliza como celda binaria el diseo anterior (2-D).

12
Las lneas de acceso al c.i. son:

- Bus de direcciones A3:A0.

- Bus de datos I/O3:I/O0. Se trata de cuatro lneas bidireccionales

que pueden actuar como entradas o salidas, excluyentemente,
gracias a los buffers triestado.

- Seales de control de lectura/escritura (L/E') y habilitacin global

del chip (CS', chip select).

- Seal de control de habilitacin de salida OE' (Output Enable).

13
 SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

C.I. RAM esttica de 32K x 8

512 filas

Matriz de A8
A7
memoria A6
A5
A4
512 X 64
A3
A2 ARRAY
8
bi A1
ts A0

64 columnas

A14 A13 A12 A11 A10 A9

14
 SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

CE=VIL; OE=VIL; WE=VIH

15
SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

16
 ESTRUCTURA INTERNA DE UNA MEMORIA RAM DINMICA

Organizacin interna de un c.i. de memoria dinmica (DRAM) de 1Mx1 bits

Bus de direcciones
multiplexado

A0/A10
A1/A11
A2/A12
.
.
A9/A19

Dout
Din

17
SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

Ciclo de lectura

Ciclo de escritura

18
SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

Cronograma del modo pgina rpido para la operacin de lectura

19
 MEMORIAS RAM DE SOLO LECTURA (ROM)

CLASIFICACION

- Memorias ROM (Read Only Memory): El contenido se establece en el proceso

de fabricacin.

- Memorias PROM (Programable ROM): Son memorias ROM programables en

un equipo especializado. El contenido es inalterable desde el momento de la
programacin.

- Memorias RPROM (Reprogramable ROM): Es posible reprogramarlas borrando

el contenido previamente. Segn la forma de realizar el borrado, se contempla una
subclasificacin adicional:

- Memorias EPROM (Erasable PROM): La grabacin se realiza en equipos

especiales. El borrado se realiza mediante la exposicin del integrado a radiacin
ultravioleta.
- Memorias EEPROM o E2PROM (Electrically EPROM): Programables y
borrables elctricamente. Esto las dota de una gran versatilidad, puesto que tanto
la programacin, modificacin y borrado puede realizarse ON LINE. Presentan la
ventaja de ser borrables byte a byte.

20
 MEMORIAS RAM DE SOLO LECTURA (ROM)

Algunas APLICACIONES usuales de las ROM son la implementacin de:

- Conversores de cdigo
- Generadores de caracteres
- Func. aritmticas complejas (trigonomtricas, logartmicas, etc.)
- Secuenciales de propsito general
- Unidades de control microprogramadas
- Almacenamiento de partes del sistema operativo.

COMPARACIN con las memorias RAM de lectura/escritura.

- La circuiteria de direccionamiento es igual (uso de decodificadores)

- El bloque de E/S se simplifica (slo buffers de salida).
- Las lneas de control quedan reducidas a CS (Chip Select).
- Son no voltiles.

21
 CELDAS BINARIAS: ELEMENTOS ACOPLADORES

a) Memorias ROM.

22
b) Memorias PROM (similar en las RPROM).

23
24
Caractersticas de la EPROM 2716
(a) Diagrama temporal de lectura

25
Caractersticas de la EPROM 2716
(b) Programacin de la EPROM 2716

26
EXTENSIN DE LA LONGITUD DE PALABRA

27
EXTENSIN DEL NMERO DE PALABRAS

28
 EJEMPLOS DE EXTENSION DE MEMORIAS RAM

RAM de 4096x2 bits construida con 8 RAM 2102 (1 Kbit).

29
 EJEMPLOS DE EXTENSION DE MEMORIAS RAM
RAM de 1 Kbyte construida con 8 RAM 2111 de 1 Kbit (256x4).

30
31
Circuito de direccionamiento para una RAM de 8 Kbytes
construida con 64 RAM 2111 de 1 Kbit (256x4).

32
EJEMPLO DE UN SISTEMA DE MEMORIAS
EN UN MICROCOMPUTADOR REAL

33
34
DISEO DE CIRCUITOS CON MEMORIAS Y CIRCUITOS LGICOS
PROGRAMABLES (PLD)

35
DISEO DE CIRCUITOS CON MEMORIAS Y CIRCUITOS LGICOS
PROGRAMABLES (PLD)

VENTAJAS:

Reemplazan a varios componentes discretos

Reduccin de CIs
Reduccin de espacio, conexiones, consumo ...
Reduccin de coste
Aumento de fiabilidad
Posibilidad de ser reprogramados
Versatilidad de los diseos que se pueden adaptar a nuevas
especificaciones.
Posibilidad de corregir errores de diseo
Utilizacin de herramientas EDA (Electronic Desing Automation) en
el diseo
Lenguajes de descripcin de Hw (HDL), ejem: VHDL.
Simulacin...
Gran variedad de dispositivos con diversas tecnologas, arquitecturas y
niveles de complejidad. Capacidades equivalentes desde varias decenas
a varios millones de puertas.

36
 Memorias PROM y PLD
A B C D
Matriz decodificadora
PROM (16x4): (programable)
Salidas
Productos

Matriz codificadora a b c d
(fija)

37
 Memorias PROM y PLD
A B C D
Matriz decodificadora
(programable)
FPLA (4x16x4):
(Field Programmable Logic Array)

Salidas
Productos
Entradas

Matriz codificadora
a b c d
(programable)

38
 Memorias PROM y PLD
A B C D
Matriz decodificadora
(fija)
PAL (4x16x4):
(Programmable Array Logic)

Salidas
Productos
Entradas

Matriz codificadora
a b c d
(programable)

39
Ejemplo de utilizacin de diferentes arquitecturas:

40
Ejemplo de utilizacin de diferentes arquitecturas:

41
Utilizando una PROM 16x4:

A B C D

a b c d

42
Utilizando un FPLA
Simplificando:
a=A; b=AB+AB
c=BC+BC; d=CD+CD
Resultado 7 productos, FPLA=4x7x4

A B C D

A
DC
AB
BC
AB
BC
DC

a b c d

43
Utilizando un PAL
Simplificando:
a=A; b=AB+AB
c=BC+BC; d=CD+CD
Resultado 7 productos, PAL=4x8x4

A B C D

A
0
AB
AB
BC
BC
CD
CD

a b c d

44
3 + 3 = 6

45
46
47
PROBLEMAS
DE
MEMORIAS

48
49
50
51
52
53
54