Tas5630 en Es

TAS5630
www.ti.com SLES220B - JUNIO 2009 - revisin febrero de 2010
300-W STEREO / 600-W MONO PurePath HD de entrada analgico ETAPA

DE POTENCIA
Compruebe si hay muestras: TAS5630
FEATURESAPPLICATIONS
PurePath HD integrada Habilitado Realimentacin Mini Combo Sistema
proporciona: AV receptores
Seal de ancho de banda de hasta 80 kHz para DVD receptores
De alta frecuencia el contenido de alta definicin Fuentes Activo altavoces
Ultrabaja 0.03% THD a 1 W en 4
THD plana en todas las frecuencias DESCRIPCIN
del Natural
Sonar El TAS5630 es un anlogo de entrada de alto rendimiento
80-dB PSRR (BTL, hay entrada de amplificador de clase D con la tecnologa de
seal) retroalimentacin de bucle cerrado integrado
(conocido como tecnologa PurePath HD) con la
> 100-dB (ponderado) SNR
capacidad de manejar hasta 300 W (1)
Clic-y Pop-Libre Puesta en marcha estreo en 4- a 8 Ohmio altavoces de una sola 50-V
Varias configuraciones posibles en el mismo suministro.
PCB Con El Relleno opciones: PurePathHDtechnologyenablestraditional
Mono Paralelo carga Puente-atado (PBTL) los niveles de rendimiento AB-amplificador (<0,03% THD)
mientras
Estreo de carga Puente-atado proporcionando la eficiencia energtica de los
(BTL) amplificadores tradicionales Clase-D.
2.1 Terminacin nica par A diferencia de los amplificadores tradicionales clase-
estreo y atado-Puente de carga D, la curva de distorsin slo aumenta una vez que
del subwoofer los niveles de salida se mueven en recorte.
Salidas quad Terminacin nica La tecnologa HD permite PurePath menores
Potencia de salida total en el 10% THD prdidas de inactividad, haciendo que el dispositivo
+N sea an ms eficiente. Junto con
600 W en la configuracin PBTL
Mono
300 W por canal en estreo BTL diseo de referencia de la fuente de alimentacin de clase G de
TI para
Configuracin TAS563x, niveles de eficiencia lderes en la industria puede ser
145 W por canal en la configuracin logrado.
Quad terminacin nica 3 OPA1632
Etapa de potencia de alta eficiencia (>

88%) Con MOSFETs de salida de 60 mO
Dos trmicamente opciones avanzadas del ENTRAD PurePathTM HD
A DE TAS5630
paquete: AUDIO
ANAL
(2.1

PHD (64-Pin QFP) Configuracin)

GIC
A
DKD (44-Pin PSOP3)

Autoproteccin Diseo (Incluyendo

subtensin, sobretemperatura, recorte, y la
proteccin de cortocircuito) Con Informe de 12 V
errores 25 V-50 V
EMI Cumple cuando se utiliza el PurePathTM

diseo del sistema Clase-G fuente de
alimentacin de alta
recomendados definicin
rbitro. Diseo
110 VCA 240 VCA
(1) niveles de potencia de salida alcanzables dependen de la
configuracin trmica de la aplicacin de destino. Un material
de interfaz trmica de alto rendimiento entre la babosa calor
paquete expuesta y el disipador de calor se debe utilizar para
lograr altos niveles de potencia de salida.
Tenga en cuenta que un aviso importante en relacin con la disponibilidad, garanta estndar, y su uso en aplicaciones crticas de
productos semiconductores Texas Instruments y renuncias a la misma aparece al final de esta hoja de datos.
PurePath HD es una marca comercial de Texas Instruments.
Todas las dems marcas comerciales son propiedad de sus respectivos dueos.
DATOS DE PRODUCCIN informacin est actualizada a la publicacin fecha. Copyright 2009-2010, Texas Instruments Incorporated
Los productos se ajustan a las especificaciones por los trminos de la de Texas
Instrumentos de garanta estndar. procesamiento de la produccin no
incluye necesariamente la prueba de todos los parmetros.
TAS5630
SLES220B - JUNIO 2009 - revisin febrero de 2010 www.ti.com
Estos dispositivos han limitado incorporado en la proteccin ESD. Los cables deben ser cortocircuitados juntos o el dispositivo
colocado en espuma conductora durante el almacenamiento o la manipulacin para evitar daos electrosttica a las MOS gates.
INFORMACIN DEL DISPOSITIVO
Asignacin de terminales
El TAS5630 est disponible en dos paquetes mejorados trmicamente:
64-Pin QFP (PHD) paquete de potencia
44-Pin paquete PSOP3 (DKD)
Los tipos de paquete contienen babosas de calor que se encuentran en el lado superior del dispositivo de
acoplamiento trmico conveniente para el disipador de calor.
PAQUETE PHD PAQUETE DKD
(vista (vista superior)
superior)
PSU_REF
CAROLIN
GVDD_A
GVDD_B
PVDD_A
PVDD_A
GND_A
NORTE
OUT_A
OUT_A
BST_A
A DEL
GND
GND
VDD
NC
NC
NC
PSU_REF1 44 GVDD_AB
VDD2 43BST_A
OC_ADJ3 42PVDD_A
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
RESET4 41PVDD_A
OC_ADJ 1 48 GND_A
REINICIAR C_STARTUP 5 40OUT_A
2 47 GND_B
C_STARTUP 3 46 GND_B INPUT_A6 39OUT_A
INPUT_A 4 45 OUT_B INPUT_B7 38GND_A
INPUT_B 5 44 OUT_B VI_CM8 37GND_B
VI_CM6 43 PVDD_B GND9 36OUT_B
44 alfilers
GND 7 42 PVDD_B
AGND 8 41 BST_B 10 35PVDD_B
e (TOP VER)
PensilvaniaCkag
AGND
VREG9 40 BST_C VREG 11 34BST_B
INPUT_C 10 39 PVDD_C
INPUT_D 11 38 PVDD_C INPUT_C12 33BST_C
FREQ_ADJ12 37 OUT_C INPUT_D13 32PVDD_C
OSC_IO + 13 36 OUT_C FREQ_ADJ14 31OUT_C
OSC_IO- 14 35 GND_C
SD15 34 GND_C OSC_IO + 15 30GND_C
64 de los pernos del
OTW116 paquete QFP 33 GND_D OSC_IO- diecisis 29GND_D
26
17
18
19
20
21
22
23
24
25
27
28
29
30
31
32
SD17 28OUT_D
OTW18 27OUT_D
READY19 26PVDD_D
ETR
GND
M
GND
CLIP
O1
M2
M3
OTW2
GVDD_C
GVDD_D
BST_D
OUT_D
OUT_D
PVDD_D
PVDD_D
GND_D
LISTO
M120 25PVDD_D
M221 24BST_D
M322 23GVDD_CD
PIN PAQUETE PHD una localizacin
Pin elctrico 1
Pin 1
Marcador de
punto
blanco
2 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

documentacin
Enlace carpeta producto (s):
TAS5630
TAS5630
Clavijas de seleccin de MODO

MODO DE PINS CONFIGURA
ENTRADA DESCRIPCIN
M3 M2 M1 CIN DE SALIDA
ANALOGICA
0 0 0 Diferencial 2 BTL modo de AD
0 0 1 - - Reservado
0 1 0 Diferencial 2 BTL modo de BD
Diferencial
0 1 1 1 BTL 2 SE el modo BD, diferencial BTL
de
terminacin
nica
1 0 0 Con un 4 SE modo de AD
extremo libre
INPUT_C (1) INPUT_D (1)
1 0 1 Diferencial 1 PBTL 0 0 modo de AD
1 0 modo de BD
1 1 0
Reservad
1 1 1 o
(1) INPUT_C y D se utilizan para seleccionar entre un subconjunto de las operaciones en modo BD AD y en modo PBTL (1 = VREG y 0 = AGND).
VALORACIN PAQUETE disipacin de calor (1)

PARMETRO TAS5630PHD TAS5630DKD
R JC ( C / W) - 2 BTL o 4 canales SE 2.63 1.4
R JC ( C / W) - 1 BTL o de 2 canales 4.13 2.04
SE (s)
R JC ( C / W) - 1 canal SE 6.45 3.45
rea de la almohadilla (2) 64 mm2 80 mm2
(1) R JC es unin-a-caso, R CH es fregadero caso por calor

(2) R CH es una consideracin importante. Supongamos que un espesor de 2 milsimas de pulgada (0,051 mm) de grasa trmica con
una conductividad trmica de 2,5 W / mK entre el rea de la almohadilla y el disipador de calor y los dos canales activos. El R CH
con esta condicin es de 1,1 C / W para el paquete de PHD y 0,44 C / W para el paquete DKD.
Cuadro 1. Informacin de contenido (1)

ejrcito PAQUETE DESCRIPCIN
de
reserva
0 C-70 TAS5630PHD HTQFP 64-pin
C
0 C-70 TAS5630DKD PSOP3 44-pin
C
(1) Para el paquete ms reciente e informacin sobre pedidos, vase la adenda paquete de opciones al final de este documento, o ver el sitio
web de TI en www.ti.com.
Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 3

documentacin
TAS5630
TAS5630
NDICES ABSOLUTOS MXIMOS

sobre Alcance de temperatura al aire libre a menos que se indique lo contrario (1)
VALOR UNIDAD
VDD a AGND -0,3-13,2 V
GVDD a AGND -0,3-13,2 V
PVDD_X a GND_X (2) -0,3-69 V
OUT_X a GND_X (2) -0,3-69 V
BST_X a GND_X (2) -0,3-82,2 V
BST_X a GVDD_X (2) -0,3-69 V
VREG a AGND -0,3-4,2 V
GND_X a GND -0,3-,3 V
GND_X a AGND -0,3-,3 V
OC_ADJ, M1, M2, M3, OSC_IO +, OSC_IO-, FREQ_ADJ, VI_CM, C_STARTUP, -0,3-4,2 V
PSU_REF a AGND
INPUT_X -0,3-5 V
RESET, SD, OTW1, OTW2, CLIP, listo para AGND -0,3-7 V
corriente absorbida continua (SD, OTW1, OTW2, CLIP, LISTO) 9 mam
Rango de temperatura de funcionamiento en el empalme, TJ 0 a 150 DO
Temperatura de almacenamiento, Tstg -40-150 DO
modelo de cuerpo humano (3) (todos los 2 kV
Descarga electrosttica pines)
modelo de dispositivo cargado (3) (todos los 500 V
pines)
(1) Valores superiores a los que figuran en Clasificacin mximos absolutos pueden causar daos permanentes en el dispositivo. Estos
son slo calificaciones de estrs, y la operacin funcional del dispositivo en estas u otras condiciones ms all de los indicados bajo
condiciones de funcionamiento recomendadas no est implicado. La exposicin a condiciones nominales-absolute-mximo durante
perodos prolongados puede afectar a la fiabilidad del dispositivo.
(2) Estas tensiones representan la forma de onda de tensin DC + AC pico medida en el terminal del dispositivo en todas las condiciones.
(3) El incumplimiento de las buen manejo de ESD antiesttica durante la fabricacin y el retrabajo contribuye al mal funcionamiento
del dispositivo. Asegurar la manipulacin del dispositivo de operadores estn conectados a tierra adecuadamente mediante el uso
de correas de tierra o proteccin ESD alternativa.
CONDICIONES DE FUNCIONAMIENTO RECOMENDADAS

sobre Alcance de temperatura al aire libre (a menos que se indique lo contrario)
MIN NOM MAX UNID
AD
PVDD_x suministro de medio puente tensin de alimentacin de CC 25 50 52.5 V
Suministro para los reguladores lgicos y
GVDD_x tensin de alimentacin de CC 10.8 12 13.2 V
circuitos de puerta-drive
VDD tensin de alimentacin del regulador digital tensin de alimentacin de CC 10.8 12 13.2 V
RL (BTL) 3.54
Filtro de salida de acuerdo con los
RL (SE) Resistencia de carga 1.82
esquemas de la seccin de informacin
RL (PBTL) de la aplicacin 1.62
LSALIDA(BTL) 7 10
LSALIDA(SE) inductancia de filtro de salida inductancia de salida mnima a la COI 7 15
LOUTPUT 7 10
(PBTL)
Nominal 385 400 415
PWM seleccionable velocidad de
FPWM fotogramas para evitar AM1 315 333 350 kHz
interferencias AM; 1% de tolerancia
AM2 260 300 335
resistor.
Nominal; el modo maestro 9.9 10 10.1
RFREQ_ADJ PWM frame-rate de programacin resistor AM1; el modo maestro 19.8 20 20.2 kW
AM2; el modo maestro 29.7 30 30.3

documentacin
TAS5630
TAS5630
Voltaje en el pin FREQ_ADJ para el
VFREQ_ADJ modo esclavo 3.3 V
funcionamiento en modo esclavo
TJ Temperatura de la Unin 0 150 DO

documentacin
TAS5630
TAS5630
FUNCIONES PIN
AL
FIL Funcin (1) DESCRIPCIN
ER
NOMBRE PHD NO. DKD NO.
AGND 8 10 PAG tierra analgica
BST_A 54 43 PAG SA suministro de bootstrap (BST), externo condensador 0.033- F a OUT_A
requiere.
BST_B 41 34 PAG SA suministro de bootstrap (BST), el condensador de 0.033- F externo a
OUT_B requiere.
BST_C 40 33 PAG SA suministro de bootstrap (BST), el condensador de 0.033- F externo a
OUT_C requiere.
BST_D 27 24 PAG SA suministro de bootstrap (BST), el condensador de 0.033- F externo a
OUT_D requiere.
ACORTAR 18 - O Recorte de alerta; drenaje abierto; activa baja
C_STARTUP 3 5 O rampa de puesta en marcha requiere un condensador de carga de 4,7 nF a
AGND en modo BTL
FREQ_ADJ 12 14 yo PWM pin-tasa de programacin del marco requiere resistencia a AGND
7, 23, 24, 57,
GND 9 PAG Suelo
58
GND_A 48, 49 38 PAG tierra de la fuente de medio puente Un
GND_B 46, 47 37 PAG tierra de la fuente de medio puente B
GND_C 34, 35 30 PAG tierra de la fuente de medio puente C
GND_D 32, 33 29 PAG tierra de la fuente de medio puente D
GVDD_A 55 - PAG alimentacin de tensin puerta-unidad requiere condensador de 0,1- F a
GND_A
GVDD_B 56 - PAG de suministro de voltaje de accionamiento de puerta requiere condensador de
0,1- F a GND_B
GVDD_C 25 - PAG de suministro de voltaje de accionamiento de puerta requiere condensador de
0,1- F a GND_C
GVDD_D 26 - PAG de suministro de voltaje de accionamiento de puerta requiere condensador de
0,1- F a GND_D
GVDD_AB - 44 PAG de suministro de voltaje de accionamiento de puerta requiere condensador de
0,22- F a GND_A / GND_B
GVDD_CD - 23 PAG de suministro de voltaje de accionamiento de puerta requiere condensador de
0,22- F a GND_C / GND_D
INPUT_A 4 6 yo seal de entrada para un medio puente
INPUT_B 5 7 yo Seal de entrada de medio puente B
INPUT_C 10 12 yo Seal de entrada de medio puente C
INPUT_D 11 13 yo Seal de entrada de medio puente D
M1 20 20 yo Seleccin de modo
CAROLINA 59-62 - - No conecta; pasadores pueden estar conectados a tierra.
DEL NORTE
Analgico-pin de programacin de sobrecorriente requiere resistencia a
OC_ADJ 1 3 O
AGND. paquete de 64 pines (PHD) = 22 kW. 44-pin PSOP3 (DKD) = 24 kW
OSC_IO + 13 15 I/ oscilador maestro / salida esclavo / entrada
O
OSC_IO- 14 diecisis I/ oscilador maestro / salida esclavo / entrada
O
OTW - 18 O seal de aviso de sobretemperatura, de drenaje abierto, activo bajo
OTW1 diecisis - O seal de aviso de sobretemperatura, de drenaje abierto, activo bajo
OTW2 17 - O seal de aviso de sobretemperatura, de drenaje abierto, activo bajo
OUT_A 52, 53 39, 40 O De salida, un medio puente
OUT_B 44, 45 36 O De salida, medio puente B
OUT_C 36, 37 31 O De salida, un medio-puente C
OUT_D 28, 29 27, 28 O De salida, medio puente D
documentacin
TAS5630
TAS5630
PSU_REF 63 1 PAG referencia PSU requiere una estrecha desacoplamiento de 330 pF a AGND.
Entrada de energa de alimentacin para medio-puente A requiere una estrecha
PVDD_A 50, 51 41, 42 PAG desacoplamiento de condensador de 0,01- F en paralelo con el condensador
2,2- F a GND_A.
Entrada de energa de alimentacin para medio-puente B requiere una estrecha
PVDD_B 42, 43 35 PAG desacoplamiento de condensador de 0,01- F en paralelo con el condensador
2,2- F a GND_B.
Entrada de energa de alimentacin para medio-puente C requiere una
PVDD_C 38, 39 32 PAG estrecha desacoplamiento de 0.0- condensador F en paralelo con el
condensador 2,2- F a GND_C.
(1) I = entrada, O = de salida, P = Potencia

documentacin
TAS5630
TAS5630
Funciones de los terminales (continuacin)

AL
FIL Funcin (1) DESCRIPCIN
ER
NOMBRE PHD NO. DKD NO.
Entrada de energa de alimentacin para medio-puente D requiere una
PVDD_D 30, 31 25, 26 PAG estrecha desacoplamiento de condensador de 0,01- F en paralelo con el
condensador 2,2- F a GND_D.
LISTO 19 19 O Operacin normal; drenaje abierto; activo-alto
REINICIAR 2 4 yo entrada de reposicin de dispositivo; activa baja
Dakota del Sur 15 17 O seal de apagado, de drenaje abierto, activa baja
Fuente de alimentacin para el regulador de voltaje digital requiere un
VDD 64 2 PAG condensador 10- F en paralelo con un condensador de 0,1- F a GND para el
desacoplamiento.
nodo de referencia comparador analgico requiere una estrecha
VI_CM 6 8 O
desacoplamiento de 1 nF a AGND.
VREG 9 11 PAG regulador pin filtro de suministro de Digital requiere condensador de 0,1- F a
AGND.

documentacin
TAS5630
TAS5630
Sistema tpico DIAGRAMA DE BLOQUES

Tapas
microcontrola de filtrar
dor sistema o y
circuitos externa
analgicos Arranque /
(2)
parada
VI_CM
/ RESET
PSU_REF
/ OTW1, / OTW2, / OTW
Sre
CLIP
ETRO
LEERY
c_sTARTUP
AG
/
/
BST_A
La OSC_IO
+
sincronizacin casquillo
OSC_IO- BST_B s de
del oscilador
arranq
ue
INPUT_A OUT_A Salida de
ANALOG_IN_A Bloqueo segundo
Entrada Salida 2
de orden LC
INPUT_B H-Bridge H-Bridge OUT_B
ANALOG_IN_B entrada Filtro
1 1 2
de CC para
Caps Hardwire cada
PWM Frame 2 -Canal H-Bridge
Rate Ajuste
FREQ_ADJ
MODO H -
y modo bridge BTL
maestro /
esclavo
INPUT_C Salida de
ANALOG_IN_C Bloqueo OUT_C
Entrada Salida segundo
de 2
orden LC
ANALOG_IN_D
INPUT_D H-Bridge H-Bridge OUT_D
entrada Filtro
2 2
de CC 2
para
Caps cada
M1 BST_C
hardwire H-Bridge
segundo , do, re
segundo, do, re
segundo, do, re
M2
modo de casquillo
GVDD_A,
M3 BST_D
PVDD_A,
control s de
GND_A,
OC_ADJ
RAMO
AGNre
VREG
enfer
arranq
ven
med
GNr
rear
ad
e
e
ue
88 4
PvdD PvdD GVDD, VDD, hardwire

50V El Exceso
y VREG
desacoplamie de lmite
SISTEMA El
nto de fuente
Fuentes de de
desacoplamie de
alimentacin nto de fuente
alimentacin
de
corrient
GND e
GND alimentacin
GVDD (12V) / VDD (12V)

12V
VACACIONES

documentacin
TAS5630
TAS5630
DIAGRAMA DE BLOQUES FUNCIONAL
/ACORTAR
LISTO
/ OTW1
/ OTW2
/DAKOTA DEL SUR
M1
PROTmi Connecticutyo Onorte y

M2VDD
M3
De
YO/O L O GI do
UVP VREG VREG
reinicializ
/ REINICIAR acin
AGND
SENTI GVDD_A GVDD _C
Control DO
GND
de inicio TEMP GVDD_B GVDD_D
C_STARTUP
PROTECCI SENTIDO
CB3C OC_ADJ
N DE ACTUAL
OSC_SYNC _IO + SOBRECARG
A
4
OSC_SYNC_IO- OSCILADOR PVDD_X
4
PPSC OUT_X
4
FREC _ADJ GND_X
GVDD_A
PWM
ACTIVIDAD BST_A
DETECTOR
4
PSU_REF PVDD_X PvdD _A
PSU_FF
VI_CM GND
RECEP de
CONTROLA GATE-DRIVE OUT_A
TOR PWM control de
R
tiempos
GND_A
GVDD_B
-
BST_B
ANALGIC
+
INPUT_A O filtro de
bucle PvdD -B
+ RECEP de
CONTROLA GATE-DRIVE OUT_B
ANALGIC - TOR PWM control de
R
INPUT_B O filtro de tiempos
bucle GND_B
analoGRAMO comparatO R MUx
analoGRAMO yo nortePAG
GVDD_C
BST_C
TT MUX
-
INPUT_C PvdD _C
ANALGIC
+
O filtro de
bucle RECEP de OUT_C
CONTROLA GATE-DRIVE
TOR PWM R control de
tiempos
+
INPUT_D GND_C
ANALGIC -
O filtro de
bucle GVDD_D
BST_D
PvdD _D
RECEP de OUT_D
CONTROLA GATE-DRIVE
TOR PWM control de
R
tiempos
GND_D

documentacin
TAS5630
TAS5630
CARACTERSTICAS DE AUDIO (BTL)

PCB y configuracin del sistema estn en conformidad con las directrices recomendadas. frecuencia de audio = 1 kHz,
PVDD_X = 50 V, GVDD_X = 12 V, RL = 4 , FS = 400 kHz, ROC = 22 kW, TC = 75 C; filtro de salida: LDEM = 7 H, CDEM
= 680 nF,
MODO = 010, a menos que se indique lo contrario.
PARMETRO CONDICINES DE LA PRUEBA MIN TYP MAX UNID
AD
RL = 4 , 10% THD + N, recortado de la seal 300
de salida
correos La potencia de salida por canal de salida W
de salida
RL = 4 , 1% THD + N, seal de salida 240
unclipped
unclipped
unclipped
THD + La distorsin armnica total + ruido 1W 0,03%
N
Ponderado A, filtro AES17, condensador
vn el ruido de salida integrado 270
de entrada conectado a tierra
| VOS | Salida de tensin de offset Entradas ac-acoplado a AGND 40 150 mV
SNR La relacin seal a ruido (1) Ponderado A, filtro AES17 100 dB
DNR Gama dinmica Ponderado A, filtro AES17 100 dB
PAGocio disipacin de energa debido a las prdidas de PO = 0, cuatro canales de conmutacin (2) 2.7 W
so reposo (IPVDD_X)
(1) SNR se calcula en relacin a 1% THD + N nivel de salida.
(2) sistema real prdidas de inactividad tambin se ven afectados por prdidas en el ncleo de los inductores de salida.
Especificacin de audio (salida de terminacin nica)

PCB y configuracin del sistema estn en conformidad con las directrices recomendadas. frecuencia de audio = 1kHz,
PVDD_X = 50 V, GVDD_X = 12 V, RL = 4 , FS = 400 kHz, ROC = 22 kW, TC = 75 C; filtro de salida: LDEM = 15 H,
CDEM = 470 F,
MODE = 100, a menos que se indique lo contrario.
PARMETRO CONDICINES DE LA PRUEBA MINTYP UNID
MAX AD
RL = 2 , 10% THD + N, recortado de la seal de 145
salida
correos La potencia de salida por canal salida
salida W
RL = 2 , 1% THD + N, seal de salida unclipped 110
N
vn el ruido de salida integrado Ponderado A, filtro AES17, condensador de entrada 340
conectado a tierra
SNR La relacin seal a ruido (1) Ponderado A, filtro AES17 93 dB
DNR Gama dinmica Ponderado A, filtro AES17 93 dB
PAGocio disipacin de energa debido a las prdidas de PO = 0, cuatro canales de conmutacin (2) 2 W
so reposo (IPVDD_X)
(1) SNR se calcula en relacin a 1% THD + N nivel de salida.
(2) sistema real prdidas de inactividad se ven afectados por prdidas en el ncleo de los inductores de salida.

documentacin
TAS5630
TAS5630
Especificacin de audio (PBTL)

PCB y configuracin del sistema estn en conformidad con las directrices recomendadas. frecuencia de audio = 1 kHz,
PVDD_X = 50 V, GVDD_X = 12 V, RL = 2 , FS = 400 kHz, ROC = 22 kW, TC = 75 C; filtro de salida: LDEM = 7 H, CDEM
= 1,5 F,
MODO = 101-10, a menos que se indique lo contrario.
PARMETRO CONDICINES DE LA PRUEBA MINTYP UNID
MAX AD
salida
correos La potencia de salida por canal salida W
salida
N
vn el ruido de salida integrado A-ponderado 260
SNR Relacin seal a ruido (1) A-ponderado 100 dB
DNR Gama dinmica A-ponderado 100 dB
PAGocio disipacin de energa debido a las prdidas de PO = 0, cuatro canales de conmutacin (2) 2.7 W
so reposo (IPVDD_X)
(1) SNR se calcula en relacin con el nivel de salida THD-N 1%.
(2) sistema real prdidas de inactividad se ven afectados por prdidas en el ncleo de los inductores de salida.
CARACTERSTICAS ELECTRICAS
PVDD_X = 50 V, GVDD_X = 12 V, VDD = 12 V, TC (temperatura de la caja) = 75 C, FS = 400 kHz, a menos que se especifique lo
contrario.
PARMETRO CONDICINES DE LA MIN TYP MAX UNIDA
PRUEBA D
INTERNO regulador de tensin y consumo de corriente
Regulador de tensin, slo se utiliza como
VREG VDD = 12 V 3 3.3 3.6 V
nodo de referencia, VREG
VI_CM nodo de referencia comparador analgico, 1.5 1.75 1.9 V
VI_CM
De funcionamiento, ciclo de trabajo 50% 22.5
yoVDD corriente de alimentacin VDD mam
la pantalla de inicio, reinicio 22.5
ciclo de trabajo 50% 12.5
yoGVDD_X GVDD_x corriente de puerta de alimentacin mam
por medio puente modo de restablecimiento 1.5
ciclo de trabajo del 50% con filtro de
13.3 mam
yoPVDD_X corriente de alimentacin de medio puente salida recomendado
el modo de Reset, No de conmutacin 870
ENTRADAS ANALGICAS
REN resistencia de entrada LISTO = ALTO 33 kW
VEN oscilacin de la tensin de entrada mxima 5 V
yoEN corriente de entrada mxima 342
GRAMO Ganancia de tensin (VOUT / VIN) 23 dB
OSCILADOR
, Modo maestro nominal 3.85 4 4.15
FOSC_IO + AM1, modo maestro FPWM 10 3.15 3.33 3.5 megah
AM2, el modo maestro 2.6 3 3.35 ercio
VIH voltaje de entrada de alto nivel 1.86 V
VILLINOIS voltaje de entrada de bajo nivel 1.45 V
MOSFET SALIDA-ETAPA
documentacin
TAS5630
TAS5630
Drenaje-a-fuente de resistencia, lado bajo TJ = 25 C, excluye la resistencia a la 60 100 mO
RDS (a) (LS) metalizacin, GVDD = 12 V
Drenaje-a-fuente de resistencia, lado alto 60 100 mO
(HS)

documentacin
TAS5630
TAS5630
Caractersticas elctricas (continuacin)

PVDD_X = 50 V, GVDD_X = 12 V, VDD = 12 V, TC (temperatura de la caja) = 75 C, FS = 400 kHz, a menos que se especifique lo
contrario.
PARMETRO CONDICINES DE LA MIN TYP MAX UNIDA
PRUEBA D
Me PROTECCIN E / S
lmite de proteccin de mnima tensin,
VUVP, G 9.5 V
GVDD_x y VDD
VUVP, HYST (1) 0.6 V
OTW1 (1) la advertencia de exceso de temperatura 1 95 100 105 DO
OTW2 (1) la advertencia de exceso de temperatura 2 115 125 135 DO
gota temperatura necesaria debajo de la
OTWHYST (1) temperatura OTW para OTW sea inactivo 25 DO
despus del evento de OTW
de error de exceso de temperatura 145 155 165 DO
beneficios segn
objetivos(1) diferencial OTE-OTW 30 DO
beneficios segn Un restablecimiento debe ocurrir para SD 25 DO

objetivosHYST (1) para ser lanzado despus de un evento OTA.
OLPC contador de proteccin de sobrecarga fPWM = 400 kHz 2.6 Sra
Resistor - pico de corriente
programable, nominal de la carga 1-,
19 UN
64-pin paquete QFP (PHD)
ROCP = 22 kW
proteccin de lmite de sobrecorriente
yojefe programable, nominal de la carga 1-,
19 UN
44-Pin PSOP3 paquete (DKD),
ROCP = 24 kW
Proteccin de sobrecorriente lmite, programable, nominal de la carga 1-, 19 UN
enganchada ROCP = 47 kW
Tiempo de transicin de conmutacin de
yoOCT tiempo de respuesta de sobrecorriente 150 ns
flip-estado inducido por sobrecorriente
resistencia de pulldown interno en la Conectado con RESET activo para

yoPD proporcionar carga de arranque. No se 3 mam
salida de cada medio-puente
utiliza en modo SE
ESPECIFICACIONES ESTTICO DIGITAL
VIH de entrada de alto nivel voltaje 2 V
INPUT_X, M1, M2, M3, RESET
VILLINOIS voltaje de entrada de bajo nivel 0.8 V
yolkg entrada de corriente de fuga 100
OTW / SHUTDOWN (SD)
RINT_PU Internal resistencia pull-up, OTW1 a

20 26 32 kW
VREG, OTW2 a VREG, SD a VREG
resistencia de actuacin interna 3 3.3 3.6
VOH tensin de salida de alto nivel V
pullup externa de 4,7 kW a 5 V 4.55
VOL voltaje de salida de bajo nivel IO = 4 mA 200 500 mV
FANOUT Dispositivo OTW1 despliegue en Sin pull-up externa 30 dispositi

abanico, OTW2, SD, CLIP, LISTO vos
(1) Especificada por diseo.

documentacin
TAS5630
TAS5630
CARACTERSTICAS TPICOS, configuracin BTL

TOTAL HARMONIC + NOISEOUTPUT PODER
los VEV
SALIDA FUENTE DE ALIMENTACIN VOLTAJE
10 340
Tdo = 75 320 Tdo = 75 C
5
THD + N - distorsin armnica total + ruido -%
C 300 THD + N a 4
280 10%
2 260
1 240
PAGO - Potencia de
220 6
0.5 200
180 8
0.2 4
salida - W
160
140
0.1 6
120
0.05 100
80
0.02 8 60
40
0.01
20
0,005 0
20m 100m200m125 10 20 50 400 253035404550
100 PvdD - Tensin de alimentacin - V
PAGO - Potencia de salida - W
Figura 1.Figure 2.
SALIDA Unclipped SISTEMA DE PODER EFICIENCIA

los VEV
SUMINISTRO VOLTAGEOUTPUT PODER
300 100
280 95
Tdo = 75
90
260 C 85
240 4 80
6 4
220 75 8
70
200 sesenta y cinco
PAGO - Potencia de
6
Eficiencia -%
180 60
160 55
50
140 8
salida - W
45
120 40
100 35
30
80 25
60 20
15 Tdo = 25 C
40
10 THD + N a
20 5 10%
0 0
25 30 3540 45 50 0 100 200300400 600 700
500
PvdD - Tensin de 2 canales Potencia de salida -
Figura 3.Figure
alimentacin -V 4. W

documentacin
TAS5630
TAS5630
CARACTERSTICAS Tpica, BTL configuracin (continuacin)

SISTEMA DE ALIMENTACIN LOSSOUTPUT PODER
los VEV
SALIDA Powercase TEMPERATURA
80340
75 Tdo = 25 C 320
70 THD + N a 300
4
10% 280
sesenta y cinco
60 4 260 6
240
PAGO - Potencia de
55
50 220 8
200
La prdida de
potencia - W
45
180
40 6
salida - W
160
35
140
30 120
25 100
20 80
15 60
10 8 40 THD + N a
10%
5 20
0 0
0100200300400500 600 10 20 30 40 50 60 70 80 90 100 110 120
Tdo - Caso de temperatura - C
2 canales Potencia de salida - W
Figura 5.Figure 6.
amplitud del ruido

frente a la
frecuencia
0
-10 Tdo = 75 C,
-20 VRBITRO = 31,9 V,
-30 Frecuencia de
muestreo = 48 kHz,
-40 tamao de FFT =
-50 16,384
La amplitud de ruido
-60
-70
-80
-90
-100
- dB
-110
-120
-130 4
-140
-150
-160
0k 2k 4k 6k 8k 10k 12k 14k 16k 18k 20k 22k f -
Frecuencia - Hz
La
Figura 7.

documentacin
TAS5630
TAS5630
CARACTERSTICAS TPICOS, CONFIGURACIN SE

La distorsin armnica total + NOISEOUTPUT PODER
los VEV
10 170
Tdo = 75 160 T = 75 C
5 4 do
C 150 THD + N a
2
140 10%
2 3 130
1 120 3
PAGO - Potencia de
110
0.5 2
100
90 4
0.2
salida - W
80
0.1 70
60
0.05 50
40
0.02 30
20
0.01
10
0,005 0
20m200m125 10 253035404550
2050 100 PvdD - Tensin de alimentacin - V
PAGO - Potencia de salida - W
Figura 8.Figure 9.
POTENCIA DE SALIDA
vs
temperatura de la caja
180
170 2
160
150
140
130 3
120
PAGO - Potencia de
110
100
90
salida - W
80
70 4
60
50
40
30
20 THD + N a
10 10%
0
10 20 30 40 50 60 70 80 90 100 110 120
La Figura 10.

documentacin
TAS5630
TAS5630
CARACTERSTICAS TPICOS, configuracin PBTL

La distorsin armnica total + NOISEOUTPUT PODER
los VEV
10 650
Tdo = 75 2
5 2 600 Tdo = 75 C
C THD + N a
550 10%
3
2 3
500
1 4 450
4
PAGO - Potencia de
0.5 400
6 6
350
0.2 8 8
300
salida - W
0.1 250
0.05 200
150
0.02
100
0.01 50
0,005 0
20m 100m 200M1 25 10 20 50 100 200 700 25 30 3540 45 50
PAGO - Potencia de salida - W PvdD - Tensin de
alimentacin - V
Figura 11.Figure 12.
POTENCIA DE SALIDA
vs
temperatura de la caja
700
650 2 THD + N a
10%
600
550
500 3
PAGO - Potencia de
450
400
4
350
salida - W
300
6
250
200 8
150
100
50
0
10 20 30 40 50 60 70 80 90 100 110 120
La Figura 13.

documentacin
TAS5630
TAS5630
SOLICITUD DE
INFORMACIN PCB MATERIAL DE RECOMENDACIN

FR-4 2-oz Se recomienda (70- m) Material de vidrio epoxi para uso con el TAS5630. El uso de este material
puede proporcionar para una mayor potencia de salida, un rendimiento trmico mejorado y un mejor margen de
EMI (debido a la menor inductancia traza PCB).
PvdD RECOMENDACIN CONDENSADOR

Los condensadores grandes se utilizan en conjuncin con cada puente completo se conocen como los
condensadores PvdD. Estos condensadores deben ser seleccionados para el margen de tensin adecuada y la
capacidad suficiente para apoyar los requerimientos de energa. En la prctica, con una alimentacin del sistema
bien diseado, 1000 F, 63-V soporta ms aplicaciones. Los condensadores PvdD deben ser del tipo de bajo
ESR, ya que se utilizan en un circuito asociado con conmutacin de alta velocidad.
DESACOPLAR RECOMENDACIONES CAPACITOR

Para disear un amplificador que tiene un rendimiento robusto, pasa los requisitos reglamentarios, y exhibe un
buen rendimiento de audio, se deben utilizar condensadores de desacoplamiento de calidad. En la prctica, X7R
se debe utilizar en esta aplicacin.
La tensin de los condensadores de desacoplamiento debe ser seleccionado de acuerdo con buenas prcticas
de diseo. deben tenerse en cuenta la temperatura, la corriente de rizado, y el exceso de tensin. Este hecho es
particularmente cierto en la seleccin del condensador de 2,2- F que se coloca en la fuente de alimentacin a
cada medio-puente. Debe soportar el exceso de voltaje de la conmutacin PWM, el calor generado por el
amplificador durante la salida de alta potencia, y la corriente de rizado creado por salida de alta potencia. Se
requiere una tensin nominal mnima de 63 V para el uso con una fuente de alimentacin 50-V.
RECOMENDACIONES DE DISEO DEL SISTEMA

Los siguientes esquemas y diseos de PCB ilustran las mejores prcticas utilizadas para la TAS5630.

documentacin
TAS5630
20
TAS5630
documentacin
GVDD / VDD (+
12V)
R30 PvdD
C64
3.3R
R31 1000uF
C40
33nF
3.3R
C25 C26 L10
10uF 100nF 7UH GND
C30 C31 OUT_LEFT_M
100nF 100nF
GND GND C60 R70

C23
2.2uF 3.3R
GND
Presentar Comentarios sobre la

GND
C50 C70
VREG 680nF 1nF
330pF
C74
GND 10nF
SLES220B - JUNIO 2009 - revisin febrero de 2010
R19 -
R18 47k
/REINICI
+
AR C18
100R C75 GND
100pF GND 10nF
R20
GND 1 48
OC_ADJ GND_A
22.0k 2 47 C51 C71
C10 C20 /REINIC GND_B 680nF 1nF R71
R10 IAR
3 46 L11 3.3R
IN_LEFT_P GND C_STARTUP GND_B GND 7UH
10uF 100R C11 4.7nF 4 45
100pF INPUT_A OUT_B OUT_LEFT_P
5 44
C12 C21 INPUT_B OUT_B C61 C41
R11
GND 6 43 2.2uF 33nF
IN_LEFT_N VI_CM PVDD_B
10uF 100R C13 1nF 7 42
TAS5630
100pF GND PVDD_B PvdD
8 TAS5630PH 41 C68 R74

C22 VREG GND AGND BST_B 1000uF 1000uF 47uF C69 3.3R
9 40 C65 C66 63V 2.2uF
GND VREG D U10 BST_C
C14 R12 GND GND
100nF 10 39 C78
IN_RIGHT_P INPUT_C PVDD_C 10nF
10uF 100R C15 11 38 GND GND GND GND
100pF INPUT_D PVDD_C C62 C42 GND
R21
12 37 2.2uF 33nF
C16 FREQ_ADJ OUT_C GND
R13 10k
13 36 OUT_RIGHT_M
R_RIGHT_N OSC_IO + OUT_C
10uF 100R C17 GND 14 35 7UH R72
100pF OSC_IO- GND_C L12 3.3R
15 34
/DA GND_C GND
KO 33 C52 C72
die

/TA
OTW1 GND_D 680nF 1nF C76
cis
DEL 10nF
is
SU
R -
OSC_IO +
OSC_IO- GND +
C77
10nF
/DA
GND
KO
TA
/ OTW1
DEL
C63 C53 C73 R73
SU
/ OTW2
R 2.2uF 680nF 1nF 3.3R
L13
/ACO
GND 7UH
RTAR
LISTO
OUT_RIGHT_P
VREG
PvdD
C43 C67
33nF 1000uF
R32
GND
3.3R GND
R33
GVDD / VDD (+
12V)
3.3R
C33 C32
100nF 100nF
GND GND
Figura 14. Aplicacin BTL Tpica de entrada diferencial con la modulacin BD Filtros
Copyright 2009-2010, Texas Instruments Incorporated

www.ti.com
www.ti.com
3.3R
VDD (+ 12V) GVDD (+ 12V)
3.3R
PvdD
100nF 100nF 3.3R

10uF 100nF 33nF 7UH
1000uF 47uF 2.2uF
63V 63V 100V
10nF
GND GND GND GND 100V
VREG
2.2uF
100V
GND GND GND GND GND
47k GND
100R
/REINICI 330pF
AR
100pF GND
1000uF
63V

GND 22.0k
GND
100R 1 48
OC_ADJ GND_A
EN P 4.7nF
GND 2 47
/REINIC GND_B
10uF OUT_LEFT_M
100pF IAR
3 46
C_STARTUP GND_B
GND 7UH
GND 4 45
INPUT_A OUT_B
3.3R
100R GND 5 44
INPUT_B OUT_B 250
2.2uF
POS 33nF
6 43 100V V 1uF
VI_CM PVDD_B
TAS5630
ADA 10uF 100pF
1nF 7 42 100 10nF
GND GND PVDD_B 100V
V 1nF
100nF VREG 8 41 -
AGND BST_B
GND
GND 9 TAS5630PHD 40
VREG BST_C
VREG +
GND 10 39 GND 100 10nF GND
INPUT_C PVDD_C
V 1nF 100V
11 INPUT_D PVDD_C 38
10k 2.2uF 250V
33nF
12 37 100V 1uF
FREQ_ADJ OUT_C
GND 7UH
3.3R
13 36
GND OSC_IO + OUT_C
14 35
OSC_IO- GND_C
15 34 OUT_LEFT_P
/DA GND_C
GND

KO
die 33
/TA
OTW1 GND_D
cis DEL
is SU
R
1000uF
63V
OSC_IO +
OSC_IO-
2.2uF GND
100V
/DA PvdD
GND GND
KO
1000uF
TA
/ OTW1
DEL VREG 7UH 63V
SU
/ OTW2
R
33nF
/ACO
3.3R GND
RTAR
LISTO
3.3R
GVDD (+ 12V)
100nF 100nF
documentacin
GNDGND
Figura 15. diferencial Tpica (2 N) Aplicacin PBTL con modulacin de BD Filtros

21
TAS5630
www.ti.com

3.3R
VDD (+ 12V)
3.3R
GVDD (+ 12V)
100nF 100nF
10uF 100nF 33nF 15uH
U
N
GND GND GND GND
PvdD
CAROLINA DEL NORTE
CAROLINA DEL NORTE
CAROLINA DEL NORTE
CAROLINA DEL NORTE
VREG
2.2uF
GND
47k GND
100R
/REINICI 330pF
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
AR
GND
100pF
GND
GND
GVDD_B
GVDD_A
BST_A
PVDD_A
PVDD_A
PSU_REF
VDD
OUT_A
OUT_A
GND_A
GND 22.0k
100R 1 48
OC_ADJ GND_A
EN 10nF
GND 2 47
UN /REINICI
10uF
GND_B
100pF AR
3 46
C_STARTUP GND_B GND 15uH
GND 4 45
INPUT_A OUT_B se
g
100R GND 5 44 u
INPUT_B OUT_B n
IN_B 2.2uF 33nF
6 43 d
10uF
VI_CM PVDD_B o
100pF
1nF 7 42
GND PVDD_B PvdD
GND
100nF VREG 8 41
AGND BST_B 3.3R
GND
100R GND 9
VREG
TAS5630PHD BST_C
40 47uF
2.2uF
63V
C
GND 10 39
INPUT_C PVDD_C 10nF
10uF
100pF
11 38
INPUT_D PVDD_C
10k 2.2uF 33nF
12 37
FREQ_ADJ OUT_C 15uH GND GND GND
100R GND 13 36
OSC_IO + OUT_C do
INDIA GND
NA 14 35
10uF
OSC_IO- GND_C
100pF
15 34
/DA GND_C GND
KO
die 33
cis
OTW1
/TA GND_D
GND is DEL
SU
GVDD_C
GVDD_D
PVDD_D
PVDD_D
R
GND_D
OUT_D
OUT_D
LISTO

BST_D
/ OTW2
/ACORTAR
GND
GND
M1
M2
M3
24
27
28
29
17
18
19
20
21
22
23
25
30
31
32
26
OSC_IO +
OSC_IO-
2.2uF
/DA PvdD
KOT GND
A
/ OTW1
DEL VREG 15uH
SU
/ OTW2
R re
33nF
/ACO
RTAR GND
3.3R
LISTO GVDD (+ 12V)
3.3R
TAS5630
100nF 100nF
10nF 10nF
100V GND GND 100V
GND GND
3.3R 3.3R
OUT_A_M OUT_B_M
U se
N g
u
100nF n 100nF
R_COMP - R_COMP -
100V d 100V
470nF o 470nF
10k 10k
PvdD 250V PvdD 250V
+ +
470uF 10k 100nF GND 470uF 10k 100nF GND

50V 1% 100V 50V 1% 100V
OUT_A_P OUT_B_P
470uF 10k 470uF 10k
PvdD R_COMP 50V 1% 3.3R 50V 1% 3.3R
50V 147k GND
100V
GND
100V
49v 165K 10nF GND 10nF GND
48V 187k 10nF 10nF
<48V 191K 100V 100V
documentacin
3.3R GND 3.3R GND
OUT_C_M OUT_D_M
do re
100nF 100nF
R_COMP 100V - R_COMP 100V -
470nF 470nF
10k 10k
PvdD 250V PvdD 250V
+ +
TAS5630
470uF 10k 100nF GND 470uF 10k 100nF GND

50V 1% 100V 50V 1% 100V
OUT_C_P OUT_D_P
470uF 10k 470uF 10k
50V 1% 50V 1%
3.3R 3.3R
GND GND
22
100V 100V
10nF GND 10nF GND
20
TAS5630
documentacin
GVDD (+ 12V)
PvdD
3.3R
1000uF
VDD (+ 12V)
63V
3.3R
100nF GND
100nF
10uF 100nF 33nF 7UH
OUT_CENTER_M
GND GND GND GND

VREG
3.3R
2.2uF

100V 680nF
GND GND 250V

47k
100R
100 10nF
/REINICI 330pF
V 1nF 100V
AR
100pF GND -
+
GND 100 10nF GND
GND 22.0k V 1nF 100V
100R 1 48 680nF
OC_ADJ GND_A
250V
IN_CENTER_P 10nF
GND 2 47
/REINIC GND_B 3.3R
10uF
100pF IAR
3 46
C_STARTUP GND_B
GND 7UH
GND 4 45
INPUT_A OUT_B
OUT_CENTER_P
100R GND 5 44
INPUT_B OUT_B
2.2uF
IN_CENTER_N 33nF
6 43 100V
VI_CM PVDD_B
10uF 100pF
1nF 7 42
TAS5630
GND PVDD_B PvdD
GND
100nF VREG 8 41
AGND BST_B 3.3R
GND
100R GND 9 TAS5630PHD 40 1000uF 47uF 2.2uF
VREG BST_C 63V 63V 100V 10nF
IN_LEFT
GND 10 39 10nF 100V
INPUT_C PVDD_C
10uF 100pF 100V
11 38
INPUT_D PVDD_C 2.2uF
10k 33nF 3.3R
12 37 100V GND GND GND GND
FREQ_ADJ OUT_C
15uH GND
100R GND 13 36 OUT_LEFT_M
OSC_IO + OUT_C
GND
EN LA
DERECHA 14 35
OSC_IO- GND_C 100nF
10uF
100pF R_COMP -
15 34 100V
/DA GND_C
GND 470nF
KO 10k
diecisis 33 250V
TA / GND_D PvdD
DEL +
OTW1 10k
GND SU 470uF 100nF GND

R 50V 1% 100V
OUT_LEFT_P
470uF 10k
3.3R
50V 1%
OSC_IO + 100V
GND GND 10nF
OSC_IO-
2.2uF
VREG 100V 10nF
100V
/DA
GND GND
KOT
A
/ OTW1
DEL 3.3R
SU 15uH GND
/ OTW2
R OUT_RIGHT_M
33nF
/ACO
RTAR 3.3R
100nF
LISTO R_COMP -
3.3R 100V
470nF
10k
250V
PvdD
+
470uF 10k 100nF GND
100nF 100nF
50V 1% 100V
OUT_RIGHT_P
470uF 10k
3.3R
GNDGND 50V 1%
100V
GND GND 10nF
PvdD
GVDD (+ 12V)
Figura 17. Tpica 2.1 Sistema de entrada diferencial BTL y Aplicacin SE desequilibrada-Input

www.ti.com
www.ti.com
R34
GVDD (+ 12V)
1.5R
C38 C87
PvdD
100nF 100nF
1000uF
63V
VDD (+ 12V)
GND
C44 C35
10uF 100nF 7UH GND
OUT_LEFT_M
GND GND
C86 3.3R
VREG 680nF
GND
250V

330pF
R44 100 10nF
47k U12 V 1nF 100V
R13
/REINICI 1
GVDD_AB
44 -
PSU_REF
AR C33
100R C78 2 43
VDD BST_A
100pF +
R14
3 42 33nF GND 100 10nF GND
GND OC_ADJ PVDD_A
V 1nF 100V
24k 4 41
/REINIC PVDD_A 680nF
R45 C45 IAR
5 40 C83 250V
IN_LEFT_P GND C_STARTUP OUT_A
2.2uF
3.3R
10uF 100R C82 4.7nF 6 39
INPUT_A OUT_A
100pF
7 38 7UH
INPUT_B GND_A
TAS5630
R54 C85
8 37 OUT_LEFT_P
IN_LEFT_N GND VI_CM GND_B
GND
10uF 100R C79 1nF 9 36
GND OUT_B PvdD
100pF
C42 VREG 10 35
AGND PVDD_B 3.3R
GND C90
GND C41 33nF 1000uF 1000uF
11 34 2.2uF 47uF 2.2uF
GND 100nF VREG TAS5630DKD BST_B 63V
R53 63V 100V
63V
12 33 10nF
IN_RIGHT_P INPUT_C BST_C
C91 100V
C37 33nF
10uF 100R C80 13 32 2.2uF GND
INPUT_D PVDD_C
100pF R20
14 31 GND GND GND GND
FREQ_ADJ OUT_C
R60 GND
10k
15 30 7UH
IN_RIGHT_N OSC_IO + GND_C
GND OUT_RIGHT_M
10uF 100R C81 diecisis 29
GND_D
100pF OSC_IO-
17 28
/DA OUT_D

GND
KO 3.3R
18 27 C34
/TA
OTW OUT_D 680nF
DEL 2.2uF
19 SU 26 250V
LISTO PVDD_D
R
20 25 100 10nF
M1 PVDD_D
VREG V 1nF 100V
21 M2 BST_D 24 -
OSC_IO + 33nF
22 23
M3 GVDD_CD C88 +
OSC_IO- GND 100 10nF GND
V 1nF 100V
GND
/DA
680nF
KOT
A 250V
/ OTW
DEL
3.3R
SU
LISTOR
7UH
OUT_RIGHT_P
PvdD
1000uF
1.5R
63V
R31
100nF 100nF
C89 C84 GND
GVDD (+ 12V)
documentacin
GND

Figura 18. Aplicacin BTL Tpica de entrada diferencial con la modulacin BD Filtros, Paquete DKD
21
TAS5630
TAS5630
TEORA DE OPERACIN
FUENTES DE ALIMENTACIN
Para facilitar el diseo del sistema, la TAS5630 slo necesita un suministro de 12 V, adems de la fuente de
alimentacin-etapa (tpica) 50-V. Un regulador de tensin interno proporciona niveles de tensin adecuados para
la circuitera analgica digital y de baja tensin. Adems, todos los circuitos que requieren una alimentacin de
tensin flotante, por ejemplo, la unidad de puerta del lado de alta, es acomodada por circuitos incorporados
bootstrap que requiere slo un condensador externo para cada medio-puente.
Para proporcionar caractersticas elctricas y acsticas sobresalientes, la trayectoria de la seal PWM,
incluyendo control de puerta y la etapa de salida, est diseado como idnticos, semipuentes independientes.
Por esta razn, cada medio-puente tiene pasadores separados de suministro de accionamiento de puerta
(GVDD_X), pasadores de arranque (BST_X), y clavijas de alimentacin power-etapa (PVDD_X). Adems, un
pasador adicional (VDD) se proporciona como alimentacin para todos los circuitos comunes. Aunque
suministrado desde la misma fuente de 12 V, que es muy recomendable para separar GVDD_A, GVDD_B,
GVDD_C, GVDD_D, y VDD en la placa de circuito impreso (PCB) por filtros RC (vase el diagrama de
aplicaciones para ms detalles). Estos filtros RC proporcionan el aislamiento de alta frecuencia recomendada.
Especial atencin debe prestarse a la colocacin de todos los condensadores de desacoplamiento como cerca
de sus pasadores asociados como sea posible. En general, inductancia entre los pines de alimentacin y
condensadores de desacoplamiento debe ser evitado. (Vase la documentacin de la tarjeta de referencia para
informacin adicional).
Para un circuito de arranque que funcione adecuadamente, un pequeo condensador de cermica debe
conectarse de cada pasador de bootstrap (BST_X) a la clavija de salida de potencia-etapa (OUT_X). Cuando la
potencia de salida de etapa es baja, el condensador de arranque se carga a travs de un diodo interno
conectado entre el pasador de puerta de la unidad de fuente de alimentacin (GVDD_X) y el pasador de
bootstrap. Cuando la potencia de salida de etapa es alta, el potencial del condensador de arranque se desplaza
por encima del potencial de salida y por lo tanto proporciona un suministro de voltaje adecuado para el
controlador de puerta del lado de alta. En una aplicacin con frecuencias de conmutacin PWM en el intervalo de
300 kHz a 400 kHz, se recomienda el uso de 33-NF condensadores cermicos, tamao 0603 o 0805, para el
suministro bootstrap. Estos 33-NF condensadores asegurar suficiente almacenamiento de energa, incluso
durante los ciclos mnimos de trabajo PWM,
Especial atencin debe prestarse a la fuente de alimentacin de energa en fase; esto incluye la seleccin de
componentes, la colocacin del PWB, y el enrutamiento. Como se indica, cada medio-puente tiene clavijas de
alimentacin de potencia etapas independientes (PVDD_X). Para un rendimiento ptimo elctrico, el
cumplimiento de EMI, y la fiabilidad del sistema, es importante que cada pin PVDD_X se desacopla con un
condensador cermico 2,2- F colocado lo ms cerca posible a cada pin de suministro. Se recomienda seguir el
diseo de la PCB del diseo de referencia TAS5630. Para obtener informacin adicional acerca de la fuente de
alimentacin recomendada y componentes necesarios, consulte los diagramas de aplicacin de esta hoja de
datos.
La alimentacin de 12 V debe ser de un bajo nivel de ruido, regulador de voltaje bajo de salida de impedancia.
Del mismo modo, la fuente de alimentacin-etapa 50-V se supone que tiene baja impedancia de salida y bajo
ruido. La secuencia de la fuente de alimentacin no es crtica como facilitado por el circuito interno de encendido-
reset. Por otra parte, la TAS5630 est totalmente protegido contra turnon poder-etapa errnea debido a una
carga de puerta parasitaria. Por lo tanto, las tasas de rampa de voltaje de suministro (dV / dt) son no crtico
dentro del rango especificado (vase laCondiciones de funcionamiento recomendadas tabla de esta hoja de
datos).
SISTEMA DE ENCENDIDO / apagado SECUENCIA

Encendiendo
El TAS5630 no requiere una secuencia de encendido. Las salidas de los puentes de H permanecen en un estado
de alta impedancia hasta que la tensin de alimentacin de puerta-drive (GVDD_X) y la tensin VDD estn por
encima de la proteccin de subtensin (UVP) umbral de tensin (vase laCaractersticas electricas tabla de esta
hoja de datos). Aunque no se requiere especficamente, se recomienda mantener RESTABLECER en un estado
de baja mientras enciende el dispositivo. Esto permite que un circuito interno para cargar los condensadores de
arranque externos al permitir que un desplegable dbil de la salida de medio puente.

documentacin
TAS5630
TAS5630
Apagado
El TAS5630 no requiere una secuencia de apagado. El dispositivo permanece plenamente operativo mientras la
alimentacin de puerta-drive (GVDD_X) de tensin y el voltaje VDD estn por encima de la proteccin de
subtensin (UVP) umbral de tensin (vase laCaractersticas electricas tabla de esta hoja de datos). Aunque no
se requiere especficamente, es una buena prctica para PRES RESET baja durante abajo de potencia, evitando
de este modo artefactos audibles, incluyendo pops o clics.

documentacin
TAS5630
TAS5630
ERROR AL REPORTAR
El SD, pasadores OTW, OTW1 y OTW2 son activos bajo, las salidas de drenaje abierto. Su funcin es para-
modo de proteccin de sealizacin a un controlador PWM u otro dispositivo de control del sistema.
Cualquier fallo que provocar el apagado del dispositivo se indica mediante el pasador SD va baja. Del mismo
modo, OTW y OTW2 van baja cuando la temperatura de la unin dispositivo supera 125 C y OTW1 pasa a nivel
bajo cuando la temperatura de la unin superior a 100 C (vase la siguiente tabla).
OTW2, DESCRIPCIN
Da OTW1
OTW
kot
a
del
Su
r
0 0 0 Sobretemperatura (OTE) o sobrecarga (OLP) o de mnima tensin (UVP)
Sobrecarga (OLP) o de mnima tensin (UVP). temperatura de la unin superior a 100 C
0 0 1
(advertencia de exceso de temperatura)
0 1 1 Sobrecarga (OLP) o de mnima tensin (UVP)
1 0 0 temperatura de la unin superior a 125 C (advertencia de exceso de temperatura)
1 0 1 temperatura de la unin superior a 100 C (advertencia de exceso de temperatura)
1 1 1 temperatura de la unin inferior a 100 C y no hay fallos OLP o UVP (funcionamiento normal)
Tenga en cuenta que la afirmacin sea RESTABLECER bajas fuerzas de la seal SD de alta,
independientemente de estar presente fallas. TI recomienda el seguimiento de la seal OTW usando el
microcontrolador del sistema y responder a una seal de aviso de sobretemperatura mediante, por ejemplo, bajar
el volumen para evitar un mayor calentamiento del dispositivo resulta en la parada del dispositivo (OTE).
Para reducir el nmero de componentes externos, una resistencia pull-up interna a 3,3 V est provisto en ambos
SD y salidas OTW. Nivel de cumplimiento para la lgica 5-V puede obtenerse mediante la adicin de pull-up
externos a 5 V (ver elCaractersticas electricas tabla de esta hoja de datos para ms especificaciones).
SISTEMA DE PROTECCIN DEL DISPOSITIVO

El TAS5630 contiene circuitos proteccin avanzada cuidadosamente diseado para facilitar la integracin del
sistema y la facilidad de uso, as como para proteger el dispositivo de fallo permanente debido a una amplia
gama de condiciones de fallo tales como cortocircuitos, sobrecarga, exceso de temperatura, y de mnima
tensin. El TAS5630 responde a un fallo mediante el establecimiento inmediato de la etapa de potencia en un
estado de alta impedancia (Hi-Z) y afirmando la baja pin SD. En situaciones distintas de sobrecarga y el error de
sobretemperatura (OTE), el dispositivo recupera automticamente cuando la condicin de fallo se ha eliminado,
es decir, la tensin de alimentacin ha aumentado.
Las funciones del dispositivo sobre los errores, como se muestra en la siguiente tabla.
Modo BTL Modo PBTL Modo SE

error local en Se apaga o en error local en Se apaga o en error local en Se apaga o en
UN UN UN
A+B A+B
segundo segundo segundo
A+B+C+D
do do do
C+D C+D
re re re
Bootstrap UVP no se cierra segn la tabla; se apaga el respectivo medio puente.
PIN a PIN proteccin contra cortocircuitos (PPSC)

El sistema de deteccin PPSC protege el dispositivo de dao permanente si un pin de salida de potencia
(OUT_X) est cortocircuitado a GND_X o PVDD_X. A modo de comparacin, el sistema de proteccin OC
detecta un exceso de corriente despus del filtro de demodulacin, mientras que PPSC detecta cortos
directamente en el pin antes del filtro. deteccin PPSC se realiza en el inicio, es decir, cuando se suministra
VDD; Por consiguiente, un corto a cualquiera GND_X o PVDD_X despus de iniciar el sistema no se activa el
sistema de deteccin PPSC. Cuando la deteccin PPSC es activado por un cortocircuito en la salida, todos los
documentacin
TAS5630
TAS5630
medios puentes se mantienen en un estado Hi-Z hasta que se retire el corto; el dispositivo a continuacin,
contina la secuencia de inicio y comienza la conmutacin. La deteccin se controla a nivel mundial por una
secuencia de dos pasos. El primer paso asegura que no hay cortocircuitos de OUT_X a GND_X; el segundo
paso comprueba que no hay cortocircuitos de OUT_X a PVDD_X. La duracin total de este proceso es
aproximadamente proporcional a la capacitancia de la LC de salida

documentacin
TAS5630
TAS5630
filtrar. La duracin tpica es <15 ms / F. Mientras que la deteccin PPSC est en progreso, SD se mantiene
baja, y el dispositivo no reacciona a los cambios aplicados a los contactos de reajuste. Si no pantalones cortos
estn presentes pasa la deteccin de PPSC, y SD se libera, el reinicio del aparato no se inicia una nueva
deteccin PPSC. deteccin PPSC est habilitada en configuraciones de salida BTL y PBTL; la deteccin no se
realiza en modo SE. Para asegurarse de que el sistema de deteccin PPSC no se haya disparado, se
recomienda no insertar carga resistiva a GND_X o PVDD_X.
TEMPERATURA DE PROTECCIN
Las dos opciones de paquetes diferentes tienen planes individuales de proteccin de exceso de temperatura.
PHD del paquete:
La opcin TAS5630 paquete PHD tiene un sistema de proteccin de la temperatura de tres niveles que afirma
una seal baja activa de advertencia (OTW1) cuando la temperatura de la unin del dispositivo es superior a 100
C (tpico), (OTW2) cuando la temperatura de la unin dispositivo supera 125 C (tpico) y, si la temperatura de
la unin dispositivo supera 155 C (tpico), el dispositivo se pone en el apagado trmico, lo que resulta en todas
las salidas de medio puente se encuentra en el de alta impedancia (Hi-Z) estado y SD se afirm bajo. OTA est
asegurada en este caso. Para borrar el pestillo OTA, de restablecimiento debe ser afirmada. A partir de
entonces, el dispositivo reanuda el funcionamiento normal.
DKD paquete:
La opcin de paquete TAS5630 DKD tiene un sistema de proteccin de la temperatura de dos niveles que afirma
una seal de alerta activa baja (OTW) cuando la temperatura de la unin dispositivo supera 125 C (tpico) y, si
la temperatura de la unin dispositivo supera 155 C (tpico ), el dispositivo se pone en el apagado trmico, lo
que resulta en todas las salidas de medio puente se encuentra en el de alta impedancia (Hi-Z) estado y SD de
ser confirmada baja. OTA est asegurada en este caso. Para borrar el pestillo OTA, de restablecimiento debe ser
afirmada. A partir de entonces, el dispositivo reanuda el funcionamiento normal.
BAJA TENSIN DE PROTECCIN (UVP) Y restablecimiento al encendido (POR)

Los circuitos UVP y POR del TAS5630 protegen completamente el dispositivo en cualquier poder-arriba / abajo y
situacin de baja de voltaje. Mientras enciende, el circuito POR restablece el circuito de sobrecarga (OLP) y
asegura que todos los circuitos estn totalmente operativos cuando las tensiones de alimentacin GVDD_X y
VDD alcanzan los niveles indicados en laCaractersticas electricas mesa. Aunque GVDD_X y VDD se controlan
de forma independiente, una cada de tensin de alimentacin por debajo del umbral UVP en cualquier VDD o
GVDD_X resultados de pasador en todas las salidas de medio puente inmediatamente siendo fijados en la alta
impedancia (Hi-Z) estado y SD de ser confirmada baja. El dispositivo reanuda automticamente el
funcionamiento cuando todos los voltajes de suministro se han incrementado por encima del umbral UVP.
Restablecimiento del dispositivo

Cuando RESET est confirmada baja, todos los FET de potencia de etapas en las cuatro medias puentes son
forzadas a un estado de alta impedancia (Hi-Z).
En los modos de BTL, para acomodar la carga de arranque antes de cambiar de inicio, hacer valer la entrada de
reposicin baja permite dbil desplegable de las salidas de medio puente. En el modo de SE, la salida es forzada
en un estado de alta impedancia cuando la afirmacin de la baja entrada de reset. La afirmacin de entrada de
reset bajo elimina cualquier informacin de fallo debe sealizarse en la salida SD; es decir, SD es forzado alta.
Una transicin de flanco ascendente en la entrada de reset permite que el dispositivo para reanudar el
funcionamiento despus de un fallo de sobrecarga. Para garantizar la fiabilidad trmica, el flanco ascendente de
reajuste debe no antes de 4 ms despus de producirse el flanco descendente de SD.
CONSIDERACIONES DE DISEO DEL SISTEMA

Una transicin de flanco ascendente en la entrada de reset permite que el dispositivo para ejecutar la secuencia de inicio y
comienza la conmutacin.
Aplicar el audio slo cuando el estado de READY es alta; que arranca y para el amplificador sin tener efectos
audibles que se escuchan en los transductores de salida. Si se introduce un evento proteccin contra la
sobretensin, la seal READY pasa a nivel bajo; por lo tanto, se necesita de filtrado si la seal est destinado
para el silenciamiento de audio en sistemas no microcontroladores.
La seal CLIP indica que la salida est acercando a la saturacin. La seal se puede utilizar ya sea a una
documentacin
TAS5630
TAS5630
disminucin del volumen de audio o inteligente de la energa de suministro de controlar un bajo y un tren de alta.
El dispositivo invierte la seal de audio de entrada a salida.
No se recomienda el pin VREG para ser utilizado como una fuente de tensin para circuitos externos.

documentacin
TAS5630
TAS5630
OSCILADOR
La frecuencia del oscilador puede ser recortado por el control externo de la espiga de FREQ_ADJ.
Para reducir los problemas de interferencia durante el uso de un receptor de radio sintonizado en la banda de
AM, la frecuencia de conmutacin puede ser cambiado desde nominal a valores ms bajos. Estos valores deben
ser elegidos de tal manera que las frecuencias de la nominal y la conmutacin de menor valor juntos dan como
resultado en los casos menor cantidad de interferencia a lo largo de la banda de AM, y pueden ser seleccionados
por el valor de la resistencia FREQ_ADJ conectado a AGND en modo maestro.
Para el funcionamiento en modo esclavo, apague el oscilador tirando de la clavija FREQ_ADJ a VREG. Esto
configura los pasadores OSC_I de E / S como entradas, los cuales deben ser esclavo de un reloj externo.
RECOMENDACIN DE CIRCUITOS IMPRESOS

Utilizar un plano de tierra ininterrumpida para tener una buena baja impedancia y la va de retorno -inductance a
la fuente de alimentacin de corriente y seales de audio. diseo de PCB, el rendimiento de audio y EMI estn
vinculados estrechamente. El circuito contiene altas corrientes, de conmutacin rpida; por lo tanto, se debe
tener cuidado para evitar picos de tensin perjudiciales. Enrutamiento de la entrada de audio debe mantenerse
corto y junto con la tierra de audio de cdigo adjunto. Un rea de tierra local por debajo del dispositivo es
importante mantener slida para minimizar rebotes de tierra.
Netlist para esta placa de circuito impreso se genera a partir del esquemtica en Figura 14.
nota T1: PvdD granel condensadores de desacoplamiento C60-C64 debe estar tan cerca como sea posible a los
pines PVDD_X y GND_X; el disipador de calor establece la distancia. rastros de ancho deben ser colocados en la
capa superior con conexin directa a los pasadores y sin tener que pasar a travs de vas. No hay vas o trazas
deben estar bloqueando la ruta actual.
nota T2: Cerrar desacoplamiento de PvdD con condensadores cermicos bajo X7R impedancia se coloca bajo el
disipador de calor y cerca de los pasadores.
nota T3: Disipador de calor debe tener una buena conexin a tierra PCB.
nota T4: Condensadores de filtro de salida debe ser lineal en el rango de tensin aplicada, preferiblemente tipos de pelcula de metal.

documentacin
TAS5630
TAS5630
Placa de circuito impreso Figura 19. - la capa superior

documentacin
TAS5630
TAS5630
nota B1: Es importante tener un camino directo de baja impedancia de retorno para alta corriente de vuelta a la
fuente de alimentacin. Mantenga baja impedancia de arriba hacia el lado inferior de la PCB a travs de una gran
cantidad de vas terrestres.
nota B2: Bootstrap condensadores cermicos de baja impedancia X7R colocados en el lado inferior proporcionan un
bucle de corriente corto, de baja inductancia.
nota B3: Retorno corrientes de condensadores masivos y condensadores de filtro de salida
Figura 20. Placa de circuito impreso - Capa Inferior
REVISIN HISTRICA
Cambios de original (julio de 2009) a revisin Una pgina
Vista previa del producto eliminado del paquete PHD ........................................................................................................... 3
Los cambios de Revisin A (septiembre de 2009) a la revisin BPAGE
Cambiado varias especificaciones de velocidad de fotogramas en condiciones de funcionamiento recomendadas ............. 4

especificaciones de frecuencia del oscilador modificadas en Caractersticas elctricas ...................................................... 10
especificacin cambiado para contador de proteccin de sobrecarga en Caractersticas elctricas ................................... 11

documentacin
TAS5630
ADENDA paquete opcional
www.ti.com 11-Abr-2013
Informacin sobre el embalaje
dispositivo de Estad Tipo de Dibujo Pata Cantida plan de Eco El plomo / Temperatura MSL Op Las marcas Top- Las
esta Disponible o paquete paquete s d del (2) Finalizar la bola Pico Temperatura Side muestras
(1) paque (3) ( C) (4)
te
TAS5630DKD NRND HSSOP DKD 44 29 Green (RoHS NIPDAU CU Nivel-4-260C-72 HR 0 a 70 TAS5630
y no Sb / Br)
TAS5630DKDR NRND HSSOP DKD 44 500 Green (RoHS NIPDAU CU Nivel-4-260C-72 HR 0 a 70 TAS5630
y no Sb / Br)
TAS5630PHD NRND HTQFP DOCTO 64 90 Green (RoHS NIPDAU CU Nivel-5A-260C-24 HR 0 a 70 TAS5630
R EN y no Sb / Br)
FILOSO
FA
TAS5630PHDR NRND HTQFP DOCTO 64 1000 Green (RoHS NIPDAU CU Nivel-5A-260C-24 HR 0 a 70 TAS5630
R EN y no Sb / Br)
FILOSO
FA
(1)
Los valores de estado de comercializacin se definen como sigue:
ACTIVO: dispositivo de producto recomendado para nuevos diseos.
LIFEBUY: TI ha anunciado que el dispositivo ser descontinuado, y un perodo de vida til-compra est vigente.
NRND: No se recomienda para nuevos diseos. El dispositivo est en la produccin para apoyar a los clientes existentes, pero TI no recomienda el uso de esta parte en un nuevo diseo.
AVANCE: El dispositivo ha sido anunciado, pero no est en produccin. Las muestras pueden o no pueden estar disponibles.
OBSOLETO: TI ha puesto fin a la produccin del dispositivo.
(2)
Plan de Eco - La planeada clasificacin ecolgica: sin plomo (RoHS), libre de plomo (RoHS Exento) o verde (RoHS y sin Sb / Br) - ver las http://www.ti.com/productcontent para la informacin
ms reciente sobre la disponibilidad y los detalles adicionales del contenido del producto.
TBD: El plan de conversin Pb-libre / verde no se ha definido.
-Pb Libre (RoHS): trminos de TI "libre de plomo" o "Pb-Free" significan productos semiconductores que son compatibles con los requisitos de RoHS actuales para los 6 sustancias, incluyendo
el requisito de que no conduce exceda de 0,1% en peso en materiales homogneos. Donde diseado para ser soldado a altas temperaturas, TI sin plomo productos son adecuados para su uso
en procesos libres de plomo especificados.
Libre de plomo (RoHS): Exento Este componente tiene una exencin RoHS, ya sea para 1) perlas de soldadura flip-chip a base de plomo utilizados entre la matriz y el paquete, o 2) de adhesivo
de matriz a base de plomo utilizado entre la matriz y bastidor de conductores. El componente de lo contrario se considera libre de plomo (RoHS compatible) como se defini anteriormente.
Green (RoHS y no Sb / Br): TI define "Verde" para significar (RoHS compatibles) Pb-libre, y libre de bromo (Br) y antimonio (Sb) retardantes de llama basados en (Br o Sb no excedan de 0,1%
en peso en material homogneo)
(3)
MSL, Temp pico. - La calificacin de humedad del nivel de sensibilidad de acuerdo con las clasificaciones estndar de la industria JEDEC, y la temperatura de soldadura de pico.
(4)
Mltiples marcas Top-secundarios sern parntesis en su interior. Slo un Top-Side marcado que figura entre parntesis y separados por un "~" aparecer en un dispositivo. Si una lnea tiene
sangra entonces es una continuacin de la lnea anterior y los dos combinados representan la totalidad Top-Side Marcado para ese dispositivo.
Informacin importante y exencin de responsabilidad:La informacin proporcionada en esta pgina representa leal saber y entender de TI a partir de la fecha en que se proporciona. TI
basa su leal saber y entender la informacin proporcionada por terceros y no hace ninguna representacin o garanta en cuanto a la exactitud de dicha informacin. Se estn realizando
esfuerzos para mejorar la integracin de informacin de terceros. TI ha tomado y contina tomando medidas razonables para proporcionar informacin representativa y precisa, pero no puede
haber llevado a cabo pruebas destructivas o anlisis qumico de los materiales entrantes y productos qumicos. proveedores de TI y TI consideran que determinada informacin es propietaria, y
por lo tanto los nmeros CAS y otra informacin limitada pueden no estar disponibles para su liberacin.
TAS5630
En ningn caso la responsabilidad de TI que surja de dicha informacin exceder el precio de compra total de la pieza (s) de TI que se trata en este documento se vende por TI a cliente sobre una base anual.
Adicin-Pgina 1
ADENDA paquete opcional
www.ti.com 11-Abr-2013
Adicin-Pgina 2
INFORMACIN DEL PAQUETE DE
MATERIALES
www.ti.com 7-mayo-2016
Tapa y bobina INFORMACIN
* Todas las medidas son nominales

Dispositivo Tipo de Dibujo Pata SPQ Dimetr Bobina A0 B0 K0 P1 W Pin1
paquet paquete s o de la Ancho (Mm) (Mm) (Mm) (Mm) (Mm) Cuadrant
e bobina W1 (mm) e
(mm)
TAS5630DKDR HSSOP DKD 44 500 330,0 24.4 14.7 16.4 4.0 20.0 24.0 Q1
TAS5630PHDR HTQFP DOCT 64 1000 330,0 24.4 17.0 17.0 1.5 20.0 24.0 Q2
OR EN
FILOS
OFA
Materiales-Pgina 1 Paquete
INFORMACIN DEL PAQUETE DE
MATERIALES
www.ti.com 7-mayo-2016
* Todas las medidas son nominales

Dispositivo Tipo de paquete Dibujo paquete Pata SPQ Longitud Anchura Altura (mm)
s (mm) (mm)
TAS5630DKDR HSSOP DKD 44 500 367,0 367,0 45.0
TAS5630PHDR HTQFP DOCTOR EN 64 1000 367,0 367,0 45.0
FILOSOFA
Materiales pginas Pack 2

ESQUEMA PAQUETE
DKD0044A PowerPADTM SSOP - 3,6 mm de altura max
E S CA LA 1.000
ESQUEMA DE PLSTICO
PEQUEO
do
14.5 plano de asiento
TYP
13.9
UN 0.1 do
PIN AREA 1 ID
42X 0.65
1 44
EXPUESTA
THERMAL PAD
12.7 2X
16.0 12.6
13.65
15.8
NOTA
3
22
23
0.38
44X
(2,95) 0.25
0.12 d U s
5.9 o N e
5.8 g
u
11.1
s 10.9 n
e NOTA 4 d
g o
u
n
d
o
(0,15)
EXPUESTA THERMAL PAD
3.6
3.1
(0,28)
A VER
TYP 0.35
DETALLE
PLANO GAGE
1.1 0.3
0 - 8 en 0.8 0.1
DETALL
EA
TPICO
4218846 / A 07/2016
NOTAS: Powerpad es una marca comercial de Texas
www.ti.com
Instrum ents.
1. Todas las dimensiones lineales estn en milmetros. Las dimensiones entre parntesis son nicamente para referencia.
Acotacin y la tolerancia por Y14.5M ASME.
2. Este dibujo est sujeta a cambios sin previo aviso.
3. Esta dimensin no incluye rebabas de prensado, salientes o rebabas puerta. rebabas de prensado, salientes, o de
compuerta rebabas no excedern de 0,15 mm por lado.
4. La almohadilla trmica expuesta est diseado para ser unido a un disipador de calor externo.
DISPOSICIN Ejemplo BOARD
ESQUEMA DE PLSTICO
PEQUEO
44X (2) VER

SYMM
DETALLES
1
44
44X
(0.45)
42X (0.65)
SYMM
(R0.05) TYP
22 23
(13.2)
Ejemplo modelo pista

ESCALA: 6X
MSCARA METAL SOLDAR MSCARA METAL BAJO

PARA SOLDAR
APERTUR APERTUR MSCARA
A PARA SOLDAR
A
0,05 MAX 0,05 MIN

AROUND AROUND
MSCARA DE Mscara de
SOLDADURA soldadura
NO SE DEFINE DEFINE
DETALLES mscara de
soldadura
No a escala 4218846 / A 07/2016
NOTAS:
(continuacin)
5. Publicacin IPC-7351 puede tener diseos alternativos.

6. tolerancias mscara de soldadura entre y alrededor de las almohadillas de seal pueden variar en funcin de sitio de tablero de
fabricacin.
www.ti.com
www.ti.com
DISEO Ejemplo STENCIL
ESQUEMA DE PLSTICO
PEQUEO
44X (2)
SYMM
1
44
44X (0.45)
42X (0.65)
SYMM
(R0.05) TYP
2223
(13.2)
Ejemplo pasta de soldadura

EN BASE A 0,125 MM ESCALA DE LA
PLANTILLA GRUESO: 6X
4218846 / A 07/2016
NOTAS: (continuacin)
7. aberturas de corte por lser con paredes trapezoidales y las esquinas redondeadas pueden ofrecer mejor liberacin pasta.
IPC-7525 puede tener recomendaciones de diseo alternativas.
8. Junta lugar de montaje puede tener diferentes recomendaciones para el diseo de la plantilla.
www.ti.com
AVISO IMPORTANTE PARA TI INFORMACIN DE DISEO Y RECURSOS
Texas Instruments Incorporated ( "TI) tcnico, aplicacin u otro asesoramiento de diseo, servicios o informacin, incluyendo, pero no
limitado a, los diseos de referencia y materiales relacionados con mdulos de evaluacin, (colectivamente, Recursos de TI) estn
destinados a ayudar a los diseadores que son el desarrollo de aplicaciones que incorporan productos de TI; descargando, acceder o
utilizar cualquier recurso de TI particular, de ninguna manera, que (de forma individual o, si usted est actuando en nombre de una
empresa, su empresa) de acuerdo a utilizarla exclusivamente para este fin y con sujecin a los trminos de este aviso.
suministro de recursos de TI de TI no se expande o alterar las garantas publicadas aplicables de Ti o rechazo de garantas para los
productos de TI, y no hay obligaciones o responsabilidades adicionales surgen de TI que proporciona los recursos de TI. TI se reserva el
derecho de realizar correcciones, mejoras, mejoras y otros cambios a sus recursos de TI.
Usted entiende y acepta que usted sigue siendo responsable de la utilizacin de su anlisis independiente, la evaluacin y el juicio en el
diseo de sus aplicaciones y que tiene la responsabilidad total y exclusiva para garantizar la seguridad de sus aplicaciones y el
cumplimiento de sus aplicaciones (y de todos los productos de TI utilizadas en o para sus aplicaciones) con todas las regulaciones
aplicables, las leyes y dems disposiciones aplicables. Usted declara que, con respecto a sus aplicaciones, usted tiene toda la experiencia
necesaria para crear e implementar salvaguardas que (1) se anticipan a las peligrosas consecuencias de los fallos, (2) Control de los fallos
y sus consecuencias, y (3) disminuir la probabilidad de fallos que podra causar dao y tomar las acciones apropiadas. El usuario acepta
que antes de utilizar o distribuir cualquier aplicacin que incluyen productos de TI, va a probar a fondo este tipo de aplicaciones y la
funcionalidad de este tipo de productos de TI como se utiliza en este tipo de aplicaciones. TI no ha llevado a cabo ninguna prueba distinto
del descrito especficamente en la documentacin publicada para un recurso TI particular.
Usted est autorizado a utilizar, copiar y modificar cualquiera de recursos TI individuo slo en relacin con el desarrollo de aplicaciones
que incluyen el producto (s) de TI identificados en tales recursos TI. NO OTRAS licencia, expresa o implcita, por implicacin O DE OTRO
MODO A CUALQUIER OTRO TI PROPIEDAD INTELECTUAL derecha, y ninguna licencia para cualquier tecnologa o propiedad
intelectual
DERECHO DE TI O TERCEROS SE otorgados en este documento, incluyendo, pero no limitado a cualquier derecho de patente,
copyright, derecho trabajo mscara, u otro derecho de propiedad intelectual relativa a cualquier combinacin, mquina o proceso en el que
se utilizan productos o servicios de TI. La informacin relativa o hacer referencia a productos o servicios de terceros no constituye una
licencia para utilizar este tipo de productos o servicios, o una garanta o aval de los mismos. Uso de los recursos de TI puede requerir una
licencia de un tercero en virtud de las patentes u otra propiedad intelectual de un tercero, o una licencia de TI en virtud de las patentes u
otra propiedad intelectual de TI.
Se proporcionan recursos TI TAL CUAL Y CON TODOS SUS DEFECTOS. TI NINGUNA OTRA GARANTA O, expresa o implcita,
respecto a los recursos de TI O USO DEL MISMO, INCLUYENDO PERO NO LIMITADO A EXACTITUD, TTULO, LAS GARANTAS
FALLO EPIDEMIA y cualquier garanta implcita de comerciabilidad, idoneidad para un propsito particular, Y NO infraccin de los
derechos propiedad intelectual de terceros.
TI NO SER RESPONSABLE POR DEFENDER Y NO O INDEMNIZARLE contra cualquier reclamacin, incluyendo pero no limitado a la
Accin por infraccin que se relaciona con O se basa en una combinacin de productos, incluso si DESCRIBE EN RECURSOS TI U
OTROS. IN NO CASO TI RESPONSABLE DE CUALQUIER ACTUAL, DIRECTO, especiales, colaterales,, punitivo, incidental,
CONSECUENTE O EJEMPLAR INDIRECTOS en relacin con o derivados de los recursos O USO TI del mismo, y
INDEPENDIENTEMENTE DE TI HA ADVERTIDO DE LA posibilidad de tales daos.
Usted se compromete a indemnizar por completo TI y sus representantes contra cualquier dao, costos, prdidas y / o responsabilidades
derivadas de su incumplimiento de los trminos y disposiciones de este aviso.
Este aviso se aplica a los recursos de TI. Los trminos adicionales se aplican al uso y la compra de determinados tipos de materiales,
productos y servicios de TI. stas incluyen; sin limitacin, trminos estndar de TI para productos
semiconductoreshttp://www.ti.com/sc/docs/stdterms.htm), evaluacin mdulos, y las muestras (http://www.ti.com/sc/docs/sampterms.htm).
Direccin postal: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright 2017, Texas Instruments Incorporated

Tas5630 en Es

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Tas5630 en Es

Transféré par

Droits d'auteur :

Formats disponibles

TAS5630

www.ti.com SLES220B - JUNIO 2009 - revisin febrero de 2010

300-W STEREO / 600-W MONO PurePath HD de entrada analgico ETAPA

Etapa de potencia de alta eficiencia (>

EMI Cumple cuando se utiliza el PurePathTM

INFORMACIN DEL DISPOSITIVO

PIN PAQUETE PHD una localizacin

2 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

Clavijas de seleccin de MODO

VALORACIN PAQUETE disipacin de calor (1)

(1) R JC es unin-a-caso, R CH es fregadero caso por calor

Cuadro 1. Informacin de contenido (1)

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 3

NDICES ABSOLUTOS MXIMOS

CONDICIONES DE FUNCIONAMIENTO RECOMENDADAS

4 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 5

(1) I = entrada, O = de salida, P = Potencia

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 7

Funciones de los terminales (continuacin)

8 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

Sistema tpico DIAGRAMA DE BLOQUES

PvdD PvdD GVDD, VDD, hardwire

GVDD (12V) / VDD (12V)

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 9

DIAGRAMA DE BLOQUES FUNCIONAL

/DAKOTA DEL SUR

PROTmi Connecticutyo Onorte y

10 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

CARACTERSTICAS DE AUDIO (BTL)

Especificacin de audio (salida de terminacin nica)

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 11

Especificacin de audio (PBTL)

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 13

Caractersticas elctricas (continuacin)

beneficios segn Un restablecimiento debe ocurrir para SD 25 DO

resistencia de pulldown interno en la Conectado con RESET activo para

RINT_PU Internal resistencia pull-up, OTW1 a

FANOUT Dispositivo OTW1 despliegue en Sin pull-up externa 30 dispositi

14 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

CARACTERSTICAS TPICOS, configuracin BTL

SALIDA Unclipped SISTEMA DE PODER EFICIENCIA

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 15

CARACTERSTICAS Tpica, BTL configuracin (continuacin)

amplitud del ruido

16 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

CARACTERSTICAS TPICOS, CONFIGURACIN SE

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 17

CARACTERSTICAS TPICOS, configuracin PBTL

18 Presentar Comentarios sobre la Copyright 2009-2010, Texas Instruments Incorporated

INFORMACIN PCB MATERIAL DE RECOMENDACIN

PvdD RECOMENDACIN CONDENSADOR

DESACOPLAR RECOMENDACIONES CAPACITOR

RECOMENDACIONES DE DISEO DEL SISTEMA

Copyright 2009-2010, Texas Instruments Incorporated Presentar Comentarios sobre la 19

GND GND C60 R70

Presentar Comentarios sobre la

8 TAS5630PH 41 C68 R74

Enlace carpeta producto (s):

Copyright 2009-2010, Texas Instruments Incorporated

100nF 100nF 3.3R

Copyright 2009-2010, Texas Instruments Incorporated

Enlace carpeta producto (s):