FSD - Preguntas Test

FUNDAMENTOS de SISTEMAS DIGITALES
Soluciones Preguntas tipo TEST
1. (Enero 2011) Dada la funcin de 2 variables, f x 0 x 1 x 0 x 1 , expresada en

su forma normal disyuntiva (suma de minterms) cul es la representacin de
esta misma funcin en su forma normal conjuntiva (producto de maxterms)?.

A) f x 0 x 1 x 0 x 1
B) f x x x
0 1 0 x
1
C) f x x x
0 1 0 x
1
D) f x x x
0 1 0 x
1
*****
2. (Enero 2011) Cul de los 4 cronogramas es el de un Biestable J-K

sincronizado a niveles?
Ck Ck
J J
K K
Q Q
A) B)
Ck Ck
J J
K K
Q Q
C) D)
*****
3. (Enero 2011). Las funciones lgicas de la diferencia y del arrastre del restador
completo son:
A) D i Ai Bi C i ,
C i 1 A i B i C i Ai Bi
B) D i Ai Bi C i , C i 1 Ai B i C i Ai Bi
C) D i Ai Bi C i ,
C i 1 Ai B i C i Ai Bi
D) D i Ai Bi C i , C i 1 Ai B i C i Ai Bi
FSD (ETSI Informtica. UNED)

*****
4. (Enero 2011) Cul de las 4 soluciones dadas es la funcin que realiza el

circuito de la figura?.
f
B
A) f A B C

B) f A B C A B C A B C A B C
C) f A B C A B C A B C A B C
D) f A B C
*****
5. (Enero 2011) Queremos escribir un 1 en la celda de memoria RAM esttica en

tecnologa NMOS de la figura adjunta. Qu valores de tensin debemos poner
en la lnea de seleccin de bit, WL , y en las lneas de bit, BL y BL ?
En qu estado estn cada uno de los transistores?.
BL VDD BL
Q3 Q4
N N
Q5 N Q6 N
Q1
Q2
N
N
WL
A) WL 0V , BL 12V , BL 0V .
Q6, Q1 y Q3 conducen. Q5, Q2 y Q4 no conducen.
B) WL 12V , BL 0V , BL 12V .
Q5, Q6, Q2 y Q4 conducen. Q1, y Q3 no conducen.
FSD (ETSI Informtica. UNED) 2/48

C) WL 0V , BL 12V , BL 0V .
Q5, Q6, Q1 y Q4 conducen. Q2 y Q3 no conducen
D) WL 12V , BL 12V , BL 0V .
Q5, Q6, Q1 y Q3 conducen. Q2 y Q4 no conducen.
*****
6. (Febrero 2011) Cul de las 4 soluciones dadas es la correcta de la

representacin del n decimal negativo, -3, en Signo-magnitud, C-1 y C-2?.
Marque la respuesta correcta.
A) S-M: 1100, C-1: 1011, C-2: 1010
B) S-M: 0011, C-1: 1100, C-2: 1011
C) S-M: 1011, C-1: 1010, C-2: 1101
D) S-M: 1011, C-1: 1100, C-2: 1101
*****
7. (Febrero 2011) Queremos escribir un 0 en la celda de memoria RAM esttica

en tecnologa CMOS de la figura adjunta. Qu valores de tensin debemos
poner en la lnea de seleccin de bit, WL , y en las lneas de bit, BL y BL ?. En
qu estado estn cada uno de los transistores?
BL VDD BL
Q3 Q4
P P
Q5 N Q6 N
Q1
N Q2
N
WL
A) WL 12V , BL 0V , BL 12V .
B) WL 12V , BL 0V , BL 12V .
C) WL 0V , BL 0V , BL 12V .
D) WL 0V , BL 12V , BL 0V .
*****

8. (Febrero 2011) Cul es el resultado de Restar aritmticamente las dos

palabras de 5 bits A(A5,,A0) =11011 y B(B5,,B0) =01111,? Marque la
solucin correcta.
A) D i (D 5 , , D 0 ) A min us B 00100 , C6 0
B) D i (D 5 , , D 0 ) A min us B 01100 , C6 0
C) D i (D5 , , D 0 ) A min us B 10000 , C6 1
D) D i (D 5 , , D 0 ) A min us B 01000 , C6 0
*****
9. (Febrero 2011) Qu funcin lgica realiza el circuito de la figura?.
0 XY
1 XY
MUX 4:1 D0
1 XY
0
XY ZU
0
X Y ZU
MUX 4:1
0 F
ZU
XY
1
ZU
XY
0
MUX 4:1
Z
XY D1
0 U
1 XY
X X Y
Y

A) F Z U X Y ZU X Y
B) F X Y Z U
C) F X Y Z U
D) Ninguna de las tres
*****
10. (Febrero 2011) De las 4 expresiones dadas Cul es la que corresponde a la

representacin mnima y con slo puertas NOR de la funcin

f x y z x y z x z ?.
A) f x y z x y x z x z
B) f x z x y x z

C) f x z x y x z
D) f x x z x y x z x z
*****
11. (Septiembre 2011) El circuito de la figura corresponde a la implementacin de la

funcin universal realizada con trminos mximos. Qu funcin realiza cuando
la palabra de programacin es: A= (A3 A2 A1 A0) =1001?
A) F X Y
B) F X Y ,
C) F X Y
D) Ninguna de las anteriores.
*****
12. (Septiembre 2011) Cules son las expresiones lgicas de los bits de la
palabra de salida, Z2(MSB) Z1 Z0(LSB), de un convertidor de S-M a C-2 de 3
bits?
Z 2 X 2 Z 2 X 2

A) Z 1 X 2 X 1 B) Z 1 X 2 X 1 X 2 X 1 X 0
Z X X Z X
0 0 1 0 0

Z 2 X 2 X 1 X 0 Z 2 X 2

C) Z 1 X 2 X 1 X 2 X 1 X 0 D) Z 1 X 2 X 1 X 2 X 1 X 0
Z X Z X X
0 0 0 0 1
*****
13. (Septiembre 2011) Necesitamos usar un MUX de 8 a 1 y slo tenemos MUX de 4

a 1 con seal de facilitacin, G (activa en alta), y distintos tipos de puertas.
Cul es el circuito correcto?
G I01 G I01
G1 G1
I11 I11
S1 S1
I21 MUX 4:1 I21 MUX 4:1
I31 1 I31 1
X1 Y 1 X1 Y 1
S S
I00 I00
G0 G0
I10 I10
X I20 MUX 4:1 S0 X I20 MUX 4:1
S0
Y I30 0 Y I30 0
X0 Y0 X 0 Y0
A) B)
G I01 G I01
G1 G1
I11 I11
S1 S1
I21 MUX 4:1 I21 MUX 4:1
I31 1 I31 1
X1 Y1 X1 Y1
S S
I00 I00
G0 G0
I10 I10
MUX 4:1 X I20 MUX 4:1
I20 S0 S0
I30 0 Y I30 0
X0 Y0 X 0 Y0
C) D)
*****

14. (Septiembre 2011) Cul de los cronogramas es el que corresponde al circuito

de la figura, si los cambios en el JK tiene lugar en las bajadas del reloj?
Cl Cl
Ck Ck
A A
B B
K K
Q Q
A) B)
Cl Cl
Ck Ck
A A
B B
K K
Q Q
C) D)
*****
15. (Septiembre 2011)Cules son las funciones de excitacin del autmata finito
de 4 estados (controlados por la entrada x) y cuya matriz funcional es la que
aparece en la figura adjunta?. Considere Q1 el bit ms significativo.
S0 S1 S2 S3
S0 x x
S1 x x
S2 x x
S3 x x


D1 x Q1 Q0 Q0
D1 x Q1 Q0 x Q0
A)

D0 x Q1 Q0 x Q1 Q0
B)

D0 x Q1 Q0 x Q1 Q0
D1 x Q1 x Q0
C)

D0 x Q1 Q0 x Q1 Q0
D) Ninguna de las anteriores
*****
16. (Septiembre 2011) Cuales son las expresiones lgicas de las salidas de un
sumador completo de palabras de 2 bits?
A) Si Ai Bi C i , Ci 1 Ai B i Ci Ai Bi
B) Si Ai Bi Ci , Ci 1 Ai B i Ci Ai Bi
C) Si Ai Bi C i ,
Ci 1 Ai B i Ci Ai Bi
D) Si Ai Bi Ci , Ci 1 Ai B i Ci Ai Bi
*****
17. (Septiembre 2011) Cul de los 4 Diagramas de Transicin de Estados es el del

biestables J-K? El cdigo usado para las transiciones es JK/Q.
01,11/1 10/1
Q=0 Q=1 Q=0 Q=1
00,10/0 00,01/1 00,10/0 00,01/1

A)
10,11/0 B)
01/0
10,11/1 01/1
00,10,11/0 00,01,11/1
Q=0 Q=1 Q=0 Q=1
00,01/0 00,10/1
C)
01,11/0 D)
10/0
*****

18. (Septiembre 2011) De las 4 expresiones dadas Cul es la que corresponde a la

representacin con slo puertas NAND de la funcin f x y x z ?
A) f x y z xy
B) f z x y xy
C) f x y xy xz
D) f x y z xy
*****
19. (Septiembre 2011) En la celda de memoria RAM esttica en tecnologa CMOS

de la figura adjunta hay almacenado un 1 (Q1 est en conduccin). Qu
valores de tensin debemos poner en la lnea de seleccin de bit, WL , para
leer el dato almacenado y qu valor leemos en las lneas de bit, BL y BL ?.
En qu estado estn el resto de los transistores?
BL
BL VDD
Q3 Q4
P P
Q5 N Q6 N
Q1 Q2
N N
WL
A) WL 12V . En BL leemos un 1 y en BL un 0
B) WL 0V . En BL leemos un 0 y en BL un 1.
C) WL 0V . En BL leemos un 1 y en BL un 0
****

20. (Septiembre 2011) Qu funcin lgica realiza el circuito de la figura?.
XY
Z
XY
U MUX 4:1
XY F
XY
X
Y
A) F X Z Y X U Y
B) F Y X Z X U Y
C) F X Y Z U
*****
21. (Enero 2012) Dado el circuito de la figura adjunta. Qu funcin lgica realiza
expresada con slo puertas NAND? Marque la solucin correcta.
A) A B
B) A B C A B C
C) A B C A B C
D) A B C A B C
*****

22. (Enero 2012) Cul es el resultado de sumar aritmticamente las dos palabras
de 5 bits A(A4,,A0) =11011 y B(B4,,B0) =01111, siendo A4 y B4 los bits ms
significativos? Marque la solucin correcta.
A) Si (S4 , , S0 ) A plus B 01010, C5 1
B) Si (S4 , , S0 ) A plus B 01010 , C5 1

C) Si (S4 , , S0 ) A plus B 01010 , C5 1
D) Si (S4 , , S0 ) A plus B 01010, C5 1
*****
23. (Enero 2012)Qu funcin realiza cada uno de los circuitos que se muestran en
la siguiente figura?
(1) (2)
A) (1) Detecta si el nmero de unos en la palabra de entrada es Par
(2) Detecta si el nmero de unos en la palabra de entrada es Impar
B) (1) Detecta si el nmero de unos en la palabra de entrada es Impar
(2) Detecta si el nmero de unos en la palabra de entrada es Par
C) (1) Detecta si el nmero de unos en la palabra de entrada es Par
(2) Detecta si el nmero de unos en la palabra de entrada es Par
D) (1) Detecta si el nmero de unos en la palabra de entrada es Impar
(2) Detecta si el nmero de unos en la palabra de entrada es Impar
*****
24. (Enero 2012) Cul de las 4 tablas adjuntas corresponde a la tabla de sntesis
de circuitos secuenciales con biestables J-K?
Qn Qn+1 J K Qn Qn+1 J K
0 0 0 x 0 0 x 0
0 1 1 x 0 1 1 x
1 0 x 1 1 0 0 x
1 1 x 0 1 1 x 1
A) B)

Qn Qn+1 J K Qn Qn+1 J K
0 0 1 x 0 0 0 x
0 1 0 x 0 1 1 x
1 0 x 1 1 0 x 0
1 1 x 0 1 1 x 1
C) D)
*****
25. (Enero 2012) A qu diagrama de transicin de estados corresponde la matriz

funcional adjunta?
0 0 x x
x x 0 0
0 0 x x
x x 0 0
x x x x
S0 S1 S0 S1
x
x
x x x x
x
x
S3 S2 S3 S2
x x x x
A) B)
x
S0 x S1 x
S0 x S1
x x
x x x x
x x
S3 S2
S3 S2
x x x
x
C) D)
*****

26. (Febrero 2012) De los 4 pares de expresiones dados a continuacin Cul es el

que corresponde a las expresiones duales del Teorema de Adyacencia?
A) A A 1, AA0
B) AB AB A,
( A B) A B A
C) AB A B , ( A B )A B
D) AB A A, ( A B )A A
*****
27. (Febrero 2012) De los 4 grupos de palabras binarias de 6 bits cul es el que
corresponde a la representacin del nmero decimal 31, en Binario puro, C-2 y
BCD.
A) Binario: 100000, C-2: 011110, BCD (8421): 010011
B) Binario: 011111, C-2: 011111, BCD (8421): 110001
C) Binario: 011111, C-2: 100001, BCD (8421): 011111
D) Binario: 011111, C-2: 100001, BCD (8421): 110001
*****
28. (Febrero 2012) Cuales son las expresiones generales de la suma y del acarreo
de un semi-sumador realizado slo con puertas NAND?
A) S i Ai B i Ai B i , C i 1 A i B i
B) S i Ai B i Ai B i , C i 1 A i Bi
C) S i Ai B i Ai B i , C i 1 Ai B i
D) Si Ai Bi Ai Bi , Ci 1 Ai Bi
*****
29. (Febrero 2012) De los 4 cronogramas dados cul es el que representa el

funcionamiento del circuito implementado con biestables J-K disparados a las
bajadas (flancos negativos o de bajada) de los pulsos del reloj?

A)
B)
C)
D)
*****

30. (Febrero 2012) La figura adjunta muestra el Diagrama de Transicin de Estados

de un autmata finito. Cul es su Matriz Funcional?
x
S0 S1
x
x 1
S3 S2
x x
x
S0(t+t) S1(t+t) S2(t+t) S3(t+t) S0(t+t) S1(t+t) S2(t+t) S3(t+t)

S0(t) x 0 x 0 S0(t) x 0 x 0
S1(t) 0 0 1 0 S1(t) 0 0 x x
S2(t) S2(t)
0 x x 0 0 0 x x
S3(t) S3(t)
0 0 x x 0 x x 0
A) B)
S0(t+t) S1(t+t) S2(t+t) S3(t+t) S0(t+t) S1(t+t) S2(t+t) S3(t+t)
S0(t) x 0 x 0 S0(t) x 0 x 0
S1(t) S1(t) 0 x 0 x
0 0 1 0
S2(t) S2(t)
0 0 x x x 0 x 0
S3(t) S3(t)
0 x x 0 0 x 0 x
C) D)
*****

31. (Septiembre 2012) El circuito de la figura adjunta corresponde a la funcin

universal realizada con trminos mnimos. Qu funciones realiza cuando las
palabras de programacin son: A= (a0 a1 a2 a3) =0111 y 0110?.
A) F X Y , F X Y
B) F X Y , F Y
C) F X Y , F X Y
32. (Septiembre 2012) Dadas dos palabras de 5 bits representadas en C-2. Cul
es el valor equivalente en decimal de sumarlas aritmticamente cuando toman
los valores siguientes?:
A (a4,...,a0) = 01101, A (a4,.,a0) = 10111
B (b4,..,b0) = 11000, B (b4,..,b0) = 00100
Siendo a4, b4,y a4, b4 los bits ms representativos de dichas palabras.
A) S = A + B = 27, S = A + B = 5
B) S = A + B = 5, S = A + B = -5
C) S = A + B = 37, S = A + B = -11
********

33. ( Septiembre 2012) Cules son las expresiones lgicas de salida de un

comparador de dos palabras de dos bits en las que A1 y B1 son los bits ms
significativos?
Fmayor A1 B1 A0 B0 A1 B1 Fmayor A1 B1 A0 B0
Figual A0 B0 A1 B1 Figual A0 B0 A1 B1
A)
Fmenor A1 B1 A0 B0 A1 B1 B)
Fmenor A1 B1 A0 B0
Fmayor A0 B0 A1 B1 A0 B0
Figual A0 B0 A1 B1
C)
Fmenor A0 B0 A1 B1 A0 B0 D) NINGUNA DE LAS ANTERIORES
*****
34. (Septiembre 2012) La figura adjunta corresponde al diagrama de transiciones

de estados de un autmata finito de dos estados controlado por la seal de
entrada X. Cul es el circuito correspondiente implementado con biestables D
y puertas?
X S0 S1 X
X
A) B)

C) D) Ninguno de los anteriores
*****
35. (Septiembre 2012) En la figura se presenta un circuito construido con

biestables D y su diagrama de tiempos. A que circuito corresponde?
A) A un Contador hacia abajo.

B) A un Contador de dos en dos.
C) A un Registro de Desplazamiento.
D) A ninguno de las anteriores.
******

36. (Enero 2013) A qu expresin lgica mnima, representada con distintos tipo
de operadores, corresponde la funcin lgica, F A B A C D B C

expresada con slo operadores NOR?
A) F A B AC D

B) F A B C D
C) F A B AC D
*****
37. (Enero 2013) Cul de los circuitos realiza la funcin de un sumador

completo?
Ci AB
Ci AB
AB
AB
S S
MUX MUX
de 4 a 1 de 4 a 1
AB AB
AB AB
A B A B
A A
B B
1 AB 1 AB
AB Ci+1 AB Ci+1
MUX MUX
de 4 a 1 de 4 a 1
AB AB
0 AB 0 AB
A B A B
A) B)

Ci AB
AB
S
MUX
de 4 a 1
AB
AB
A B
B
0 AB
AB Ci+1
MUX
de 4 a 1
AB
1 AB
A B
C) D) Ninguna de las anteriores

*****
38. (Enero 2013) El circuito de la figura es un generador de formas de ondas

formado por un astable y un monostable. Cual es su cronograma? Considere
que el monoestable se dispara con las bajadas del reloj.
Astable Ck Monoestable
ton = 0.1 us tm = 1 us Salida
T=0.5 us
A)

B)
C)
*****
39. (Enero 2013) La figura adjunta muestra un circuito secuencial y su

cronograma. A qu circuito corresponde si consideramos slo la salida Q3?.

(Salida)
A) Contador sncrono
B) Divisor por 5 sncrono.
C) Divisor por 5 asncrono.
D)
Ninguna de las anteriores
******
40. (Enero 2013) El circuito de la figura corresponde a una simplificacin de la
celda de memoria de tres transistores NMOS y queremos escribir un 1. Qu
valores tenemos que poner en la lnea entrada de datos Din, lnea de lectura RS
y lnea de escritura WS? y En qu estado quedan los transistores y el
condensador tras la escritura de dicho 1? Consideramos que el 1 equivale
a la tensin de alimentacin, VDD, y el 0 equivale a poner 0V.
RS
Q3 Q4
Q5
C
Din Dout
WS
A) Tenemos que poner en Din un 1, en RS un 0 y en WS un 1
Q3 conduce, Q4 no conduce, Q5 conduce y C se queda cargado.
B) Tenemos que poner en Din un 1, en RS un 0 y en WS un 0
Q3 no conduce, Q4 no conduce, Q5 conduce y C se queda descargado.
C) Tenemos que poner en Din un 0, en RS un 0 y en WS un 1
Q3 conduce, Q4 no conduce, Q5 no conduce y C se queda descargado.
*****

41. (Febrero 2013) Segn los postulados del lgebra de Boole las operaciones de
suma y producto lgico son distributivas entre s. Cul de las soluciones
dadas corresponde a sus expresiones lgicas?
A) A B C A B C , A ( B C ) AB C
B) A BC AB AC , AB C A B ( A C )
C) A B C A B A C , A ( B C ) AB AC
*****
42. (Febrero 2013)Qu funcin realiza el circuito de la figura?
A) Demultiplexo de 1 a 4
B) Multiplexo de 2 a 4
C) Multiplexo de 1 a 4
*****

43. (Febrero 2013)Qu funciones lgicas realiza la PROM de la figura?

x2 x1 x0
m0
m1
m2
m3
m4
m5
m6
m7
f0 f1
A) f0 x 2 x1 x 0 , f1 x 2 x 0
B) f0 x 2 x1 x 0 , f1 x 2 x 0
C) f0 x 2 x1 x 0 , f1 x 2 x 0
*****

44. (Febrero 2013)Cul es el cronograma que corresponde al biestable D Master-

Slave de la figura?. Tenga en cuenta que los biestables SN7473 se disparan a
las bajadas del reloj, es decir, en los flancos negativos.
A)
B)

C)

*****
45. (Febrero 2013) El circuito de la figura corresponde a una celda de memoria

construida con un biestable J-K.Cual es su tabla de verdad?
D W Dato J K Q Funcin Salida
0 0 X 0 0 Q No direccionada Alta Z
1 0 X 0 0 0 Escribe 0
1 1 X X X X Lee X
A)


0 1 X 0 0 Q Escribe 0
1 0 X 0 0 Q Lee 0
1 1 X X X X Almacena X
B)

1 0 X 0 0 Q Lee Q
1 1 X X X X Escribe X
C)
*****
46. (Septiembre 2013)Cul de las expresiones dadas corresponde a la

representacin con slo operadores NOR de la funcin
F B C D AC D A B D A B C ?
A) F B C D A C D A B D A B C
B) F A B C D A B C D
C) F A B A C D
*****

47. (Septiembre 2013) Cules son las expresiones lgicas de las salidas del
circuito de la figura?
Z 3 X3 Z 3 X3

Z 2
X 2 X 3 X 3 X 1 X 0
Z 2 X3 X 2 X1 X 0

X
A) Z1 X 1 X 3 3 X0 B) Z1 X3 X1 X 0
Z X0
X3 X 0
0 Z 0
Z 3 X3

Z 2 X2 X1 X 0

C) Z
1 X1 X 0 D) Ninguna de las anteriores
Z X0
0
*****

48. (Septiembre 2013) Qu funcin realiza el circuito de la figura?
1 XY
0 XY
MUX 4:1 D0
0 XY
XY ZU
1
X Y ZU
MUX 4:1
ZU F
XY
0
ZU
XY
1
MUX 4:1
Z
XY D1
1 U
0 XY
X X Y
Y
A) Detecta que la palabra XY es igual que la palabra ZU
B) Detecta que la palabra XYZU tiene un nmero de unos Impar
C) Detecta que la palabra XYZU tiene un nmero de unos Par

*****
49. (Septiembre 2013) Los cronogramas adjuntos muestran las respuestas

producidas por tres biestables R-S distintos ante las mismas seales de
entrada R y S, de forma que:
QBasico es la respuesta de un biestable R-S bsico construido con slo
dos puertas NOR.
QNiveles corresponde a la respuesta de un biestable R-S disparado a
niveles mediante el reloj Ck
QBajaCk es la de un R-S disparado por flancos negativos (bajadas del
reloj).
Cul de los cronogramas es el correcto?

A)
B)
C)
D) Ninguno de los anteriores
*****

50. (Septiembre 2013) El circuito de la figura adjunta corresponde a un autmata

finito implementado con biestables D. Cul es su diagrama de transicin de
estados? Considere que la variable x corresponde al bit ms significativo de la
palabra de entrada, xy.
xy 01,11 xy 01,11
00, 10 11 00,10 00,11
S0 S1 S0 S1
Q=0 Q=1 Q=0 Q=1
00,01,10 01,10
A) B)
xy 01,10,11
00 11
S0 S1
Q=0 Q=1
00,01,10
C) D) Ninguno de los anteriores
*****

51. (Febrero 2014) Dado el circuito de la figura cul es la funcin lgica de su

salida expresada con slo puertas NAND?
A) F A B C D E
B) F A B C D E
C) F A B C D E
52. (Febrero 2014) Tenemos un codificador con prioridad para 3 lneas de entrada,
P2, P1 y P0, en el que la lnea P0 tiene la mxima prioridad, la siguiente lnea en
prioridad es P2 y la mnima prioridad es para P1. Sus dos salidas, y1 e y0, se
han asociado de la siguiente forma: la palabra de salida y1y0=11 a la mxima
prioridad, y1y0=10 a la prioridad intermedia, y1y0= 01 a la mnima prioridad y,
finalmente, y1y0 =00 a las tres lneas de entrada nulas. Cules son las
expresiones correspondientes a las seales de salida de este codificador con
prioridad?
y1 P0 P2 y1 P2 P1
A) B)
y 0 P0 P1 P 2 y 0 P 2 P 1 P0
y1 P0 P1
C) D) Ninguna de las anteriores
y 0 P0 P 1 P2
53. (Febrero 2014) El circuito de la figura corresponde a la implementacin de una

funcin lgica mediante MUX de 4 a 1 Por cul de los siguientes circuitos se
puede sustituir sin que cambie la funcin, F, que realiza?

0 UV
0 UV
MUX 4:1
Z UV
D0
0 XY
Z UV
U V
XY
MUX4:1
0 F
1 XY
UV
1 XY
UV D1
MUX 4:1 X
0
UV Y
0
UV
U U V
V
0
ZV
U
ZV
MUX 4:1
ZV D0
0 XY
0
ZV
Z XY
V MUX4:1
0 F
XY
D1
XY
X
A)
Y

0
ZV
U
ZV
MUX 4:1
ZV D0
0 XY
0
ZV
Z XY
V MUX4:1
0 F
XY
D1
XY
X
B) Y
0 ZV
0 ZV
MUX 4:1
U ZV
D0
0 XY
U ZV
Z V
XY
MUX4:1
0 F
1 XY
ZV
1 XY
ZV D1
MUX 4:1 X
0
ZV Y
0
ZV
C) Z Z V
V

54. (Febrero 2014) A qu circuito corresponde el cronograma de la figura si los

biestables se disparan en los flancos negativos del reloj?
A)
B)
C)
D) A ninguno de los anteriores

55. (Febrero 2014) La matriz que se muestra a continuacin es la matriz funcional

de un autmata finito cuales son las expresiones correspondientes a las
funciones de excitacin de los biestables D?
S0 S1 S2 S3
Q1 Q 0 Q1 Q0 Q1 Q 0 Q1 Q0
S0 Q1 Q 0 0 X X 0
S1 Q1 Q0 X 0 0 X
S2 Q1 Q 0 X 0 0 X
S3 Q1 Q0 1 0 0 0
A)
D1 X Q 0 X Q1 Q0
B) D1 Q1 X Q0
D0 X Q 1 X Q1 Q 0
D0 Q 0 X Q1
D1 X Q 0 X Q1 D) Ninguna de las anteriores
C)
D0 X Q1 X Q0
56. (Febrero 2014) Dada la funcin

F ABCDE cul de las
expresiones siguientes es la que corresponde a su negada, F ?
A) F A B CD E
B) F A B C D E
C) F A B C D E

57. (Febrero 2014) Dadas dos palabras de 5 bits:

A [ a4(MSB) a3 a2 a1 a0(LSB) ] = 11001,
B [ b4(MSB) b3 b2 b1 b0(LSB) ] = 00011
Cul es el resultado de sumarlas y restarlas aritmticamente si
consideramos que las palabras dadas corresponden a nmeros
representados en C-1 y en C-2?
A) Suma (C-1) = A+B = 11101, Resta (C-1) = A-B =10011
Suma (C-2) = A+B = 11100, Resta (C-2) = A-B =10010
B) Suma (C-1) = A+B = 11100, Resta (C-1) = A-B =10110

C) Suma (C-1) = A+B = 11100, Resta (C-1) = A-B =10110

58. (Febrero 2014) El circuito de la figura corresponde a la implementacin de una

funcin lgica mediante una PAL Por cul de los siguientes circuitos se
puede sustituir?
X Y Z
m0
m3
m5
m6

X
YZ
X
YZ
MUX 4:1 F
YZ
YZ
Y
A) Z
DEMUX 1:8
1 EN XYZ
XYZ
XYZ
XYZ F
X I2 XYZ
Y I1 XYZ
Z I0 XYZ
XYZ
B)
X
F
Y
Z
C)

59. (Febrero 2014) Cul de los cronograma es el que genera el circuito de la

figura si el Monoestable se dispara con los flancos negativos del Astable 2?.
Astable 1
T = 16us Ck
ton = 8us
toff = 8us
Astable 2 Salida
Disparo Monoestable
toff = 7T tm = 9T
ton = 5T
Ck
Disparo
Salida
A)
Ck
Disparo
Salida
B)

Ck
Disparo
Salida
C)
60. (Febrero 2014) Cul de los siguientes circuitos corresponde a un contador

sncrono de 4 bits si los biestables se disparan con los flancos negativos del
reloj?
A)
B)

C)

61. (Septiembre 2014) El circuito de la figura (1) corresponde a la implementacin

de la funcin universal realizada con trminos mnimos. De los circuitos dados
cul o cules implementan la misma funcin, si la funcin universal se
programa con la palabra: a (a3 a2 a1 a0) =1001?
(1)

(2)
(3)
A) El circuito n (2) es el que implementa la misma funcin que el (1)

B) El circuito n (3) es el que implementa la misma funcin que el (1)
C) Ninguno, porque cada uno implementa una funcin distinta
D) Todos los circuitos implementan la misma funcin.
*****

62. (Septiembre 2014) Si el circuito de la figura es un codificador con prioridad

Cul es el orden de los niveles de prioridad que detecta?
A) P2 > P1 > P0
B) P0 > P1 > P2
C) P1 > P0 > P2
D) No es un codificador con prioridad
*****

63. (Septiembre 2014) Con un biestable D que se dispara en las subidas del reloj
se puede construir un biestable J-K que se dispare en las bajadas. Cul de
los siguientes circuitos es el que realiza la funcin de dicho biestable J-K?
A A
*****

64. (Septiembre 2014) Cul de los cronogramas es el que genera el circuito de la

figura, si los biestables J-K se disparan en los flancos negativos del reloj?
A)
B)

C)
*****
65. (Septiembre 2014) El circuito de la figura corresponde a una celda de memoria
RAM esttica en tecnologa NMOS en la que suponemos que tenemos
almacenado un 0 (Q1 no conduce) y queremos leerlo. Qu valores de
tensin debemos poner en la lnea de seleccin de bit, WL , y qu valores
leemos en las lneas de bit, BL y BL ?. En qu estado est cada uno de los
transistores?
BL VDD BL
Q3 Q4
N N
Q5 N Q6 N
Q1 Q2
N N
WL
A) WL 0V . En BL se detecta un 1 y en BL un 0.
B) WL 12V .En BL se detecta un 0 y en BL un 1.

C) WL 12V . En BL se detecta un 0 y en BL un 1.
Q5, Q6, Q2, Q3 y Q4 conducen. Q1 no conducen.
D) WL 12V . En BL se detecta un 1 y en BL un 0.

FSD - Preguntas Test

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

FSD - Preguntas Test

Transféré par

Droits d'auteur :

Formats disponibles

FUNDAMENTOS de SISTEMAS DIGITALES

Soluciones Preguntas tipo TEST

1. (Enero 2011) Dada la funcin de 2 variables, f x 0 x 1 x 0 x 1 , expresada en

2. (Enero 2011) Cul de los 4 cronogramas es el de un Biestable J-K

FSD (ETSI Informtica. UNED)

4. (Enero 2011) Cul de las 4 soluciones dadas es la funcin que realiza el

5. (Enero 2011) Queremos escribir un 1 en la celda de memoria RAM esttica en

FSD (ETSI Informtica. UNED) 2/48

6. (Febrero 2011) Cul de las 4 soluciones dadas es la correcta de la

7. (Febrero 2011) Queremos escribir un 0 en la celda de memoria RAM esttica

FSD (ETSI Informtica. UNED) 3/48

8. (Febrero 2011) Cul es el resultado de Restar aritmticamente las dos

9. (Febrero 2011) Qu funcin lgica realiza el circuito de la figura?.

10. (Febrero 2011) De las 4 expresiones dadas Cul es la que corresponde a la

FSD (ETSI Informtica. UNED) 4/48

11. (Septiembre 2011) El circuito de la figura corresponde a la implementacin de la

FSD (ETSI Informtica. UNED) 5/48

13. (Septiembre 2011) Necesitamos usar un MUX de 8 a 1 y slo tenemos MUX de 4

FSD (ETSI Informtica. UNED) 6/48

14. (Septiembre 2011) Cul de los cronogramas es el que corresponde al circuito

FSD (ETSI Informtica. UNED) 7/48

17. (Septiembre 2011) Cul de los 4 Diagramas de Transicin de Estados es el del

Q=0 Q=1 Q=0 Q=1

00,10/0 00,01/1 00,10/0 00,01/1

FSD (ETSI Informtica. UNED) 8/48

18. (Septiembre 2011) De las 4 expresiones dadas Cul es la que corresponde a la

19. (Septiembre 2011) En la celda de memoria RAM esttica en tecnologa CMOS

FSD (ETSI Informtica. UNED) 9/48

20. (Septiembre 2011) Qu funcin lgica realiza el circuito de la figura?.

FSD (ETSI Informtica. UNED) 10/48

B) Si (S4 , , S0 ) A plus B 01010 , C5 1

FSD (ETSI Informtica. UNED) 11/48

25. (Enero 2012) A qu diagrama de transicin de estados corresponde la matriz

FSD (ETSI Informtica. UNED) 12/48

26. (Febrero 2012) De los 4 pares de expresiones dados a continuacin Cul es el

29. (Febrero 2012) De los 4 cronogramas dados cul es el que representa el

FSD (ETSI Informtica. UNED) 13/48

FSD (ETSI Informtica. UNED) 14/48

30. (Febrero 2012) La figura adjunta muestra el Diagrama de Transicin de Estados

S0(t+t) S1(t+t) S2(t+t) S3(t+t) S0(t+t) S1(t+t) S2(t+t) S3(t+t)

S0(t+t) S1(t+t) S2(t+t) S3(t+t) S0(t+t) S1(t+t) S2(t+t) S3(t+t)

FSD (ETSI Informtica. UNED) 15/48

31. (Septiembre 2012) El circuito de la figura adjunta corresponde a la funcin

FSD (ETSI Informtica. UNED) 16/48

33. ( Septiembre 2012) Cules son las expresiones lgicas de salida de un

34. (Septiembre 2012) La figura adjunta corresponde al diagrama de transiciones

FSD (ETSI Informtica. UNED) 17/48

C) D) Ninguno de los anteriores

35. (Septiembre 2012) En la figura se presenta un circuito construido con

A) A un Contador hacia abajo.

FSD (ETSI Informtica. UNED) 18/48

de operadores, corresponde la funcin lgica, F A B A C D B C

37. (Enero 2013) Cul de los circuitos realiza la funcin de un sumador

FSD (ETSI Informtica. UNED) 19/48

C) D) Ninguna de las anteriores

38. (Enero 2013) El circuito de la figura es un generador de formas de ondas

FSD (ETSI Informtica. UNED) 20/48

D) Ninguna de las anteriores

39. (Enero 2013) La figura adjunta muestra un circuito secuencial y su

FSD (ETSI Informtica. UNED) 21/48

FSD (ETSI Informtica. UNED) 22/48

42. (Febrero 2013)Qu funcin realiza el circuito de la figura?

FSD (ETSI Informtica. UNED) 23/48