CARRERA DE INGENIERÍA MECÁNICA

AUTOMOTRÍZ

ELECTRÓNICA ANALÓGICA Y DIGITAL

INTEGRANTES: BERREZUETA FELIPE

BRITO RICARDO
CABRERA EDISSON
CHUCHUCA ANDRES
NOVILLO GINA

TRABAJO: COMPUERTAS Y CIRCUITOS

LÓGICOS COMBINATORIOS

PRÁCTICA: 4

GRUPO: 2

DOCENTE: ING. JUAN PAUL ORTIZ GONZALEZ

CUENCA – ECUADOR
12-10-2017

1
Compuertas y Circuitos Lógicos Combinatorios
Introducción............................................................................................................................. 1
Objetivos .................................................................................................................................. 1
A. Objetivo General ........................................................................................................... 1
B. Objetivos Específicos .................................................................................................... 1
Antecedentes ............................................................................................................................ 1
Marco Teórico ......................................................................................................................... 1
Tablas de Verdad ................................................................................................................ 1
Compuertas Lógicas Digitales ............................................................................................ 2
Resolución de Ejercicios ......................................................................................................... 2
A. Ejercicio 1 ...................................................................................................................... 2
G. Ejercicio2 ....................................................................................................................... 5
Análisis de resultados .............................................................................................................. 9
Conclusiones ............................................................................................................................ 9
BIBLIOGRAFÍA ......................................................................................................................... 9
A. Contenido...................................................................................................................... 9
B. Gráficos ......................................................................................................................... 9
ANEXOS ...................................................................................................................................... 9

1
Compuertas y Circuitos Lógicos Combinatorios
Introducción
Los circuitos lógicos para sistemas digitales pueden ser de dos formas ser
combinacionales o secuenciales; un circuito combinacional consiste en compuestas
lógicas cuyas salidas en cualquier momento está determinada por la combinación actual
de entradas, realizando operaciones que se pueden especificar lógicamente con un
conjunto de sistemas booleanas, circuitos secuenciales, usan elementos de
almacenamiento además de compuertas lógicas y sus salidas son función de sus entradas
y de los elementos de almacenamiento. Para lo cual las salidas de un circuito dependen
no solo de los valores actuales de las entradas, sino también de entradas y el
comportamiento del circuito en el cual se debe especificar una sucesión temporal de
estados internos, ya que los circuitos combinacionales consisten en variables de entrada,
compuertas lógicas y variables de salidas. Las compuertas lógicas aceptan señales de
entrada y generan señales para las salidas, estos transforman información binaria, de los
datos de entrada dados a los datos de salida requeridos.
Objetivos
A. Objetivo General
 Diseñar y comprobar el funcionamiento de la simulación, armado y cálculos de
las variables que interviene en las compuertas y circuitos lógicos
combinatorios.

B. Objetivos Específicos
 Realizar la simulación de los ejercicios requeridos para la práctica.
 Comprobar los datos obtenidos en los cálculos mediante la simulación.
 Realizar una comparación de los datos obtenidos en la simulación, el
armado del circuito en el protoboard y en los cálculos obtenidos.
Antecedentes

Marco Teórico
Tablas de Verdad
Una tabla de verdad es un medio para describir como la salida lógica de un circuito que
depende de los niveles lógicos presentes en las entradas de un circuito, se presenta la tabla
de verdad para un tipo de circuito lógico de dos entradas. En las tablas se listan todas las
combinaciones posibles de niveles lógicos presentes en las entradas A y B, junto con el
nivel de la salida correspondiente x.

1
 Fig. 1 Ejemplo de Tabla de Verdad para Circuitos de Dos Entradas

Compuertas Lógicas Digitales

En las compuertas lógicas digitales las funciones de Boole se expresan en términos de
AND, OR y NOT, es más fácil llevar a cabo una función de Boole con este tipo de
compuertas. Las propiedades básicas del operador binario tales como de conmutatividad
y asociativas y la habilidad de la compuerta para llevar a cabo las funciones de Boole por
si solas o conjuntamente.

Fig. 2 Compuertas Lógicas Digitales [2]

La tecnología microelectrónica vigente permite la elevada integración de transistores

actuando a manera que los conmutadores en redes lógicas dentro de un pequeño circuito
integrado. El chip de la CPU es una de las máximas expresiones de este avance
tecnológico.
Resolución de Ejercicios
A. Ejercicio 1
Un sistema tiene en su entrada un número binario, N, de cuatro bits y a su salida, posee dos
motores M1 y M2. M1 se activa si 5 < N ≤15. M2 permanece desactivado si N es cero o
múltiplo de 3. Obtenga las tablas de verdad y las funciones lógicas para cada motor.

I. Tabla Verdad

2
 A B C D M1 M2
0 0 0 0 0 0
0 0 0 1 0 1
0 0 1 0 0 1
0 0 1 1 0 0
0 1 0 0 0 1
0 1 0 1 0 1
0 1 1 0 1 0
0 1 1 1 1 1
1 0 0 0 1 1
1 0 0 1 1 0
1 0 1 0 1 1
1 0 1 1 1 1
1 1 0 0 1 0
1 1 0 1 1 1
1 1 1 0 1 1
1 1 1 1 1 0
B.
II. Mapa de Karnaugh M1

C.
D. 𝐹 = 𝐴 + 𝐵𝐶
III. Mapa de Karnaugh M2

E.

3
 ̅ + 𝐴̅𝐶̅ 𝐷 + 𝐵𝐶̅ 𝐷 + 𝐴̅𝐵𝐶̅ + 𝐴̅𝐵𝐷 + 𝐵̅𝐶𝐷
F. 𝐹 = 𝐴𝐵̅𝐶 + 𝐴𝐶𝐷 ̅ + 𝐴𝐵̅𝐷
̅

IV. Simulación del Circuito

V. Armado del Circuito

Fig. 3 Armado del Circuito 1 en Protoboard

Fig. 4 Armado del Circuito 1 en el Protoboard

4
 G. Ejercicio2
Se tiene un comparador de dos números (A y B) de tres bits cada uno. Las salidas (S0, S1 y
S2) toman el valor lógico de "1" cuando A>B, A<B y A=B, respectivamente.

A B A>B A<B A=B 0 1 1 1 1 1 0 1 0

A B C X Y Z F1 F2 F3 1 0 0 0 0 0 1 0 0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0
0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 1 0 0
0 0 0 0 1 0 0 1 0 1 0 0 0 1 1 1 0 0
0 0 0 0 1 1 0 1 0 1 0 0 1 0 0 0 0 1
0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 0
0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 0
0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0
0 0 0 1 1 1 0 1 0 1 0 1 0 0 0 1 0 0
0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 0 0
0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 1 0 0
0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0
0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 0 0
0 0 1 1 0 0 0 1 0 1 0 1 1 0 1 0 0 1
0 0 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 0
0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0
0 0 1 1 1 1 0 1 0 1 1 0 0 0 0 1 0 0
0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 1 0 0
0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 0
0 1 0 0 1 0 0 0 1 1 1 0 0 1 1 1 0 0
0 1 0 0 1 1 0 1 0 1 1 0 1 0 0 1 0 0
0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1 1 0 1 1 0 0 0 1
0 1 0 1 1 0 0 1 0 1 1 0 1 1 1 0 1 0
0 1 0 1 1 1 0 1 0 1 1 1 0 0 0 1 0 0
0 1 1 0 0 0 1 0 0 1 1 1 0 0 1 1 0 0
0 1 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 0
0 1 1 0 1 0 1 0 0 1 1 1 0 1 1 1 0 0
0 1 1 0 1 1 0 0 1 1 1 1 1 0 0 1 0 0
0 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 0 0
0 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 0 0
0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1

𝑆0 = 𝐴′ 𝐵′ 𝐶𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴′ 𝐵𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴′ 𝐵𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍 + 𝐴′ 𝐵𝐶𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴′ 𝐵𝐶𝑋 ′ 𝑌 ′ 𝑍 ′ +
𝐴′ 𝐵𝐶𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴𝐵′ 𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴𝐵′ 𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴𝐵′ 𝐶 ′ 𝑋 ′ 𝑌𝑍 ′ + 𝐴𝐵′ 𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍+

5
 AB′𝐶𝑋 ′ 𝑌 ′ 𝑍 ′ + AB′𝐶𝑋 ′ 𝑌 ′ 𝑍 + 𝐴𝐵′ 𝐶𝑋 ′ 𝑌𝑍 ′ + 𝐴𝐵′ 𝐶𝑋 ′ 𝑌𝑍 + 𝐴𝐵′ 𝐶𝑋𝑌 ′ 𝑍 ′ +
𝐴𝐵𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍 ′ + ABC′𝑋 ′ 𝑌 ′ 𝑍 + 𝐴𝐵𝐶 ′ 𝑋 ′ 𝑌𝑍 ′ + 𝐴𝐵𝐶 ′ 𝑋 ′ 𝑌𝑍 + 𝐴𝐵𝐶 ′ 𝑋𝑌 ′ 𝑍 ′ +
ABC′𝑋𝑌′𝑍′+ABCX′𝑌 ′ 𝑍 ′ + 𝐴𝐵𝐶𝑋 ′ 𝑌 ′ 𝑍 + 𝐴𝐵𝐶𝑋 ′ 𝑌𝑍 ′ + 𝐴𝐵𝐶𝑋 ′ 𝑌𝑍 +
𝐴𝐵𝐶𝑋𝑌 ′ 𝑍 ′ + 𝐴𝐵𝐶𝑋𝑌 ′ 𝑍 + 𝐴𝐵𝐶𝑋𝑌𝑍′

𝑆1 = 𝐴′ B’C’X’Y’Z+A’B’C’X’YZ’+A’B’C’X’YZ+A’B’C’XY’Z’+A’B’C’XY’Z+
A’B’C’XYZ’+A’B’C’XYZ+A’B’CX’YZ’+A’B’CX’YZ+A’B’CXY’Z’+
A’B’CXY’Z+A’B’CXYZ’+A’B’CXYZ+A’BC’X’YZ+A’BC’XY’Z’+ A’BC’XY’Z+A’BC’XYZ’+A’BC’XYZ +
A’BCXY’Z’+A’BCXY’Z+ A’BCXYZ’+A’BCXYZ+AB’C’XY’Z+AB’C’XYZ’+AB’C’XYZ
+AB’CXYZ’+AB’CXYZ+ABC’XYZ

𝑆2 = 𝐴′ 𝐵′ 𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴′ 𝐵′ 𝐶𝑋 ′ 𝑌 ′ 𝑍 + 𝐴′ 𝐵𝐶 ′ 𝑋 ′ 𝑌𝑍 ′ + 𝐴′ 𝐵𝐶𝑋 ′ 𝑌𝑍 + 𝐴𝐵′ 𝐶 ′ 𝑋𝑌 ′ 𝑍 ′
+ 𝐴𝐵′ 𝐶𝑋𝑌 ′ 𝑍 + 𝐴𝐵𝐶 ′ 𝑋𝑌𝑍 ′ + 𝐴𝐵𝐶𝑋𝑌𝑍

So=F1=A>B

A=0 A=1

CX/YZ 00 01 11 10 CX/YZ 00 01 11 10

00 0 0 0 0 00 1 1 1 1
B=0 B=0
01 0 0 0 0 01 0 0 0 0

11 0 0 0 0 11 1 0 0 0

10 1 0 0 0 10 1 1 1 1

A=0 A=1

CX/YZ 00 01 11 10 CX/YZ 00 01 11 10

00 1 1 0 0 00 1 1 1 1
B=1 B=1
01 0 0 0 0 01 1 1 0 0

11 0 0 0 0 11 1 1 0 1

10 1 1 0 1 10 1 1 1 1

𝑆0 = 𝐶𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴𝑋 ′ + 𝐵𝑋 ′ 𝑌 ′ + 𝐵𝐶𝑋 ′ 𝑍 ′ + 𝐴𝐶𝑌 ′ 𝑍 ′ + 𝐴𝐵𝑌𝑉

+ 𝐴𝐵𝐶𝑍′

7
 S1=F2=A<B

A=0 A=1

CX/YZ 00 01 11 10 CX/YZ 00 01 11 10

00 0 1 1 1 00 0 0 0 0
B=0 B=0
01 1 1 1 1 01 0 1 1 1

11 1 1 1 1 11 0 0 1 1

10 0 0 1 1 10 0 0 0 0

A=0 A=1

CX/YZ 00 01 11 10 CX/YZ 00 01 11 10

00 0 0 1 0 00 0 0 0 0
B=1 B=1
01 1 1 1 1 01 0 0 1 0

11 1 1 1 1 11 0 0 0 0

10 0 0 0 0 10 0 0 0 0

𝑆1 = 𝐶 ′ 𝑋𝑌𝑍 + 𝐴′ 𝑋 + 𝐵′ 𝑋𝑌 + 𝐵′ 𝐶 ′ 𝑋𝑍 + 𝐴′ 𝐶 ′ 𝑌𝑍 + 𝐴′ 𝐵′ 𝑌
+ 𝐴′𝐵′𝐶′𝑍

S2=F3=A=B

A=0 A=1

CX/YZ 00 01 11 10 CX/YZ 00 01 11 10

B=0 00 1 0 0 0 B=0 00 0 0 0 0

01 0 0 0 0 01 1 0 0 0

11 0 0 0 0 11 0 1 0 0

8
 10 0 1 0 0 10 0 0 0 0

A=0 A=1

CX/YZ 00 01 11 10 CX/YZ 00 01 11 10

00 0 0 0 1 00 0 0 0 0
B=1 B=1
01 0 0 0 0 01 0 0 0 1

11 0 0 0 0 11 0 0 1 0

10 0 0 1 0 10 0 0 0 0

𝑆2 = 𝐴′ 𝐵′ 𝐶 ′ 𝑋 ′ 𝑌 ′ 𝑍 ′ + 𝐴′ 𝐵′ 𝐶𝑋 ′ 𝑌 ′ 𝑍 + 𝐴′ 𝐵𝐶 ′ 𝑋 ′ 𝑌𝑍 ′ + 𝐴′ 𝐵𝐶𝑋 ′ 𝑌
+ 𝐴𝐵′ 𝐶 ′ 𝑋𝑌 ′ 𝑍 ′ + 𝐴𝐵′ 𝐶𝑋𝑌 ′ 𝑍 + 𝐴𝐵𝐶 ′ 𝑋𝑌𝑍 ′ + 𝐴𝐵𝐶𝑋𝑌𝑍

Análisis de resultados

Conclusiones

Bibliografía
A. Contenido
[1] M. Morris Mano. (2003). Diseño Digital, Tercera Edición. California State University, Los
Angeles: PEARSON EDUCATION

B. Gráficos
[2] Google Sites. (2010). Compuertas Lógicas DTL y TTL. 20/12/2017, de Logica Digital Sitio
web: http://img3.wikia.nocookie.net/__cb20141005222334/arqui-comp-
uvm/es/images/e/e3/Compuertas.png

Anexos