Vous êtes sur la page 1sur 2

CIRCUITS A CAPACITE S COMMUTE ES FONCTIONNANT

EN MODE \RAIL-TO-RAIL" A TRE S BASSE TENSION


Mohamed Dessouky Andreas Kaiser
LIP6 - ASIM - Universite de Paris VI IEMN - ISEN - UMR CNRS 9929
4 place Jussieu 41, Bld. Vauban
75252 Paris cedex 05, France 59046 Lille, France
Mel : Mohamed.Dessouky@lip6.fr Mel : Andreas.Kaiser@isen.fr

1 Introduction Ce principe a ete applique a un ltre biquadratique


a capacites commutees. Les simulations montrent une
Une des dicultes majeures des circuits analo- distortion pire-cas de -89 dB pour les modeles lents
giques CMOS fonctionnant a tres faible tension d'ali- de la technologie utilisee 3].
mentation est la forte resistance serie des interrup-
teurs type CMOS au centre de la dynamique utile,
c.a.d. autour de V DD=2. Ce papier presente une tech- 2 Circuit bootstrap
nique de bootstraping localement contr^ole de la ten-
sion de grille, introduite dans 1], appliquee a certains La gure (1) montre la technique bien connue du
interrupteurs d' un circuit a capacites commutees. As- bootstraping de grille-source. Le schema au niveau
sociee a un decalage des tensions mode-commun en transistor est montre gure (2). Les transistors MN1,
entree des amplicateurs 2], cette technique permet MP2, MN3, MP4 et MN5 correspondent aux cinq
des excursions du signal utile allant de la tension d'ali- interrupteurs S1-S5 de la gure (1) respectivement.
mentation negative a la tension d'alimentation posi- Les autres transistors ont ete ajoutes pour etendre le
tive avec seulement un circuit bootstrap par ampli- fonctionnement de tous les interrupteurs de V SS a
cateur. Il est ainsi possible d'obtenir un rapport signal V DD tout en limitant toutes les tensions grille-source
a bruit maximal pour une consommation donnee du a V DD 1]. Pendant la phase d'horloge 2, la capa-
circuit. De plus, le schema de bootstraping contr^ole cite Coffset est prechargee a V DD. L'interrupteur
maintient la dierence de potentiel entre la grille et MNSW est alors coupee. L'eet bootstrap se produit
la source de l'interrupteur constante, quelque soit la lors de la phase d'horloge 1. L'electrode negative de
tension signal appliquee. On evite ainsi le claquage de Coffset est connectee au noeud d'entree. L'electrode
l'oxyde de grille, m^eme si la tension de grille depasse positive etablit alors un potentiel de vin + V DD sur la
la tension d'alimentation normalement autorisee pour grille de l'interrupteur MNSW (noeud G) via l'inter-
la technologie consideree. La conductance de l'inter- rupteur MP2. La tension maximale sur ce noeud de
rupteur ainsi que la quantite de charge injectee a la 2V DD est atteinte dans le cas ou la tension d'entree
coupure sont egalement maintenus constantes, ce qui est proche de VDD.
reduit fortement la distorsion harmonique.
VSS VDD
VSS VDD
2n 2p MP4
2 S3 S4 2 MN3 MP6
Coffset Coffset

A B A B
1n
1 S1 S2 1
2 MN6S VDD 2n
Vc MN1
MN6 MP2 VSS
G VSS
S5 G MNT5 MN5
VGS
S vin S MNSW
vin MNSW

Fig. 1: Circuit de base Fig. 2: Circuit propose


Les grilles de MN1, MN6 et MP4 sont egalement Elle emprunte des techniques proposees dans le
connectees au noeud G an de permettre un bon cadre des AOPs commutes, mais permet en plus une
fonctionnement de l'ensemble du circuit. Le transis- dynamique maximale sur le noeud d'entree et evite les
tor MNT5 sert lui de protection pour MN5 an de transitoires lies a la mise en route des amplicateurs
limiter la tension drain-grille maximale a V DD. a chaque cycle d'horloge. Elle aide aussi fortement
a reduire la distortion harmonique liee aux interrup-
teurs. Un circuit experimental complet est en cours
3 Architecture modiee de la de realisation.
section biquadratique
L'architecture de la section biquadratique est References
montree gure (3) 3]. Le mode commun en entree 1] M. Dessouky and A. Kaiser, \Input Switch Con-
des amplicateurs est a VSS. Il est ainsi possible guration Suitable for Rail-to-Rail Operation of
d'utiliser une paire dierentiel PMOS pour le premier Switched-Opamp Circuits," IEE Electronics Let-
etage de l'amplicateur. L'ensemble des interrup- ters, vol. 35, pp. 8{10, Jan. 1999.
teurs commutent des tensions vers VDD ou VSS
a l'exception des interrupteurs connectes a l'entre 2] A. Baschirotto and R. Castello, \A 1 V 1.8-MHz
et aux sorties des amplicateurs operationnels ou CMOS Switched-Opamp SC Filter with Rail-to-
des interrupteurs bootstrap sont utilises. Les capa- Rail Output Swing," IEEE Journal of Solid-State
cites CCM1 et CCM2 permettent de compenser le Circuits, vol. 32, pp. 1979{1986, Dec. 1997.
decalage en mode-commun entre les entrees et sorties 3] M. Dessouky and A. Kaiser, \Rail-to-Rail Ope-
des amplicateurs. ration of Very Low Voltage CMOS Switched-
Capacitors Circuits," in Proc. International Sym-
posium on Circuits and Systems, 1999.
4 Conclusion
La technique proposee permet de faire fonction-
ner des circuits a capacites commutees a tres faible
tension d'alimentation.

C14

VDD VDD

2pd MPS17 MPS27 2pd


CCM 1 CCM 2
VDD

1nd MNS17 1pd MP23 MNS27 1nd


C10

Circuit VSS C1 VSS


propose
1nd Circuit C2
C12
2n propose
2nd Circuit
N1 I1 1n propose
MNS11 MNS14 - C24
vin N2 I2 2nd
MNS21 MNS24 -
2nd MNS13 1n MNS12 O1
+
2n MNS22 vout MNS31 N3
+
VSS VSS VSS 1nd MNS33
VSS VSS
VSS

Fig. 3: Circuit modie de la section biquadratique