Académique Documents
Professionnel Documents
Culture Documents
INFORME
Práctica No: 9
Tema: Aplicaciones Decodificadores, Multiplexores y Sumadores
Realizado por:
(Espacio Reservado)
Fecha de entrega: 2018 / 01 / 22 f. _________________________
Año mes día Recibido por:
Sanción: ____________________________________________________
PERÍODO 2017– B
ESCUELA POLITÉCNICA NACIONAL ESFOT
2. Marco teórico
A continuación se mostrará el funcionamiento de cada elemento utilizado dentro de la práctica
realizada con el fin de comprender el funcionamiento y la razón del por que utilizarlos.
7448: Es un circuito integrado que convierte el código binario de entrada en formato BCD a
niveles lógicos que permiten activar un display de 7 segmentos de Cátodo común en donde
la posición de cada barra forma el número decodificado.
Cuando se aplica un nivel bajo a la entrada LT y la entrada BI/RBO está a nivel alto, se encienden todos
los segmentos del display. La entrada de comprobación se utiliza para verificar que ninguno de los
segmentos está fundido.
En la tabla de verdad de un sumador de 4 bits, el subíndice n representa los bits del sumador
y puede ser igual a 1, 2, 3 o 4 para un sumador de 4 bits. 𝑪𝒏−𝟏 es el acarreo del sumador
previo. Los acarreos 𝐶1, 𝐶2 y 𝐶3 se generan internamente. 𝐶0 es un acarreo de entrada
externo y 𝐶4 es una salida.
Multiplexor de 8 a 1 (74151)
Los multiplexores son circuitos combinacionales con varias entradas y una única salida
de datos. Están dotados de entradas de control capaces de seleccionar una, y sólo una, de las
entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha
salida.
3. Desarrollo
- El circuito se lo desarrollo con los objetivos propuestos en el preparatorio, para ello se utilizó
los dos dispositivos fundamentales, multiplexores y comparadores.
R2 R3
10k 10k R4
10k
R1 U6 RN1
10k 5 4 U2 1 16
A0 S0
3 1 7 13 2 15
A1 S1 A QA
14 13 1 12 3 14
A2 S2 B QB
12 10 2 11 4 13
A3 S3 C QC
6 10 5 12
D QD
6 4 9 6 11
U3 B0 BI/RBO QE
2 5 15 7 10
B1 RBI QF
4 5 15 3 14 8 9
5
6
7
8
X0 Y B2 LT QG
3 11
X1 B3
DSW1 2 6 7448 330
OFF
X2 Y
1 7 9 R6
DIPSW_4
15
X3 C0 C4 D2
ON
X4
14 74283 330
X5
13
X6
4
3
2
1
12 LED-BLUE
X7
11
A
10
B
9
C
7
E
BAT1
5V 74151
Para esto se realizó un circuito que cumpla con las especificaciones propuestas
U4:A
1 2
7404
BAT12
5V
U5 R9
4 5
1
2
3
4
X0 Y
3
X1 330
DSW2 2 6
ON
X2 Y
DIPSW_4 1
X3
15 D1
OFF
X4
14 LED-BLUE
X5
13
X6
8
7
6
5
12
X7
11
A
10
B
9
C
7
E
74151
R8 R5
10k R7 R10 10k
10k 10k
4. Análisis de resultados
1. Primer circuito:
Los resultados que se esperaban dentro de esta práctica realizada fueron exitosos puesto que cumplió
con el objetivo planteado al inicio el cual dice que compruebe el funcionamiento de los
decodificadores y sumadores a través de una implementación práctica.
Así como se muestra en la imagen anterior ese fue el circuito el cual se implementó y fue exitoso ya
que cumplimos con todos los parámetros para realizar la práctica.
2. Segundo circuito:
El circuito de la imagen anterior tuvo el funcionamiento adecuado el cual cumplió con las
especificaciones requeridas, es decir cumplió con la tabla de verdad previamente diseñada. La tabla
de verdad fue un pilar de Ayuda para poder visualizar su salida en el circuito aplicado dentro de esta
práctica utilizando un mux de 8 a 1 el cual nos permite visualizar por medio de un led su salida
aplicando los métodos aprendidos dentro de la materia.
5. Cuestionario
Implementar la función (A, B, C, D) = ∑ (1, 3, 4, 11, 12, 13, 14, 15) mediante un solo MUX de 8 a 1.
Presentar el desarrollo, la tabla de verdad correspondiente y el circuito.
# A B C D SALIDA Conexión
0 0 0 0 0 0
BAT1
1 0 0 0 1 1 D0 D 5V
2 0 0 1 0 0
D1 D
1
2
3
4
3 0 0 1 1 1 DSW
ON
DIPSW_4
4 0 1 0 0 1
OFF
5 0 1 0 1 0 D2 D`
8
7
6
5
U2 R5
4 5
X0 Y
6 0 1 1 0 0 3
2
1
X1
X2 Y
6
330
X3
7 0 1 1 1 0 D3 Ground 15
14
13
X4
X5
D1
LED-BLUE
X6
8 1 0 0 0 0 12
11
X7
A
9 1 0 0 1 0 D4 Ground 10
9
B
C
10 1 0 1 0 0 1
U1
2
7
E
74151
11 1 0 1 1 1 D5 D 7404
R1 R4
12 1 1 0 0 1 10k R2
10k
R3
10k
10k
13 1 1 0 1 1 D6 Vcc
14 1 1 1 0 1
15 1 1 1 1 1 D7 Vcc
# A B C D SALIDA
0 0 0 0 0 0 D0 ground
1 0 0 0 1 1 D1 A` BAT2
5V
2 0 0 1 0 0 D2 A
3 0 0 1 1 1 D3 A`
1
2
3
4
DSW2
4 0 1 0 0 1 D4 A
ON
DIPSW_4
OFF
5 0 1 0 1 0 D5 A
8
7
6
5
6 0 1 1 0 0 D6 A 4
U21
X0 Y
5
R51
3
7 0 1 1 1 0 D7 A 2
1
X1
X2
X3
Y
6
330
15 D2
8 1 0 0 0 0 D0 ground 14
13
X4
X5
X6
LED-BLUE
12
9 1 0 0 1 0 D1 A` 11
X7
A
10
10 1 0 1 0 0 D2 A U11
9
B
C
7
11 1 0 1 1 1 D3 A 1 2
E
74151
12 1 1 0 0 1 D4 A` R11 R41
7404
R21 R31
13 1 1 0 1 1 D5 A 10k
10k 10k
10k
14 1 1 1 0 1 D6 A
15 1 1 1 1 1 D7 A
6. Conclusiones y recomendaciones
7. Bibliografía / Referencias
[1]F. Urbano Molano, "Clase Circuitos Aritméticos", Slideshare.net, 2018. [Online]. Available:
https://www.slideshare.net/faurbano/clase-circuitos-aritmticos. [Accessed: 20- Jan- 2018].
8. Anexos