Examen 1

1.- Diseña e implementa en vivado o vivado HLS (tu eliges), un Ipcore que calcule la adjunta de una
matriz de 3 x 3 elementos enteros con signo de 32 bits. El módulo deberá ser diseñado como un esclavo
dentro de un sistema en chip basado en AXI. El módulo puede contar con mas de un puerto AXI, es
elección del diseñador.

2.-Valida tu diseño con al menos 50,000 matrices de prueba en un test-bench de autovalidación,

arrojando un TEST PASSED o un TEST FAIL.

3.-Integra tu IP en un proyecto de vivado para la tarjeta Zynq ZC706 (conecta tu IP con el zynq
processing system) y exporta el hardware al SDK.

4.-Utiliza el SDK para programar una aplicación básica de prueba para tu Ipcore, tu programa deberá
arrojar un TEST PASSED o un TEST FAIL.

5.- Finalmente programa la tarjeta y prueba tu diseño.

 Examen 2
1.- Diseña e implementa en vivado o vivado HLS (tu eliges), un Ipcore que calcule la inversa de una
matriz de 2 x 2 elementos enteros con signo de 32 bits. El módulo deberá ser diseñado como un esclavo
dentro de un sistema en chip basado en AXI. El módulo puede contar con mas de un puerto AXI, es
elección del diseñador. En tu caso, además, necesitas antes de calcular la inversa, verificar que la matriz
sea invertible, por lo que tu módulo deberá contar con una salida (accesible por AXI) que indique si el
resultado es valido dependiendo si la matriz de entrada es inversible o no.

2.-Valida tu diseño con al menos 50,000 matrices de prueba en un test-bench de autovalidación,

arrojando un TEST PASSED o un TEST FAIL.

3.-Integra tu IP en un proyecto de vivado para la tarjeta Zynq ZC706 (conecta tu IP con el zynq
processing system) y exporta el hardware al SDK.

4.-Utiliza el SDK para programar una aplicación básica de prueba para tu Ipcore, tu programa deberá
arrojar un TEST PASSED o un TEST FAIL.

5.- Finalmente programa la tarjeta y prueba tu diseño.

 Examen 3
1.- Diseña e implementa en vivado o vivado HLS (tu eliges), un Ipcore que calcule el determinante de
una matriz de 3 x 3 elementos enteros con signo de 32 bits. El módulo deberá ser diseñado como un
esclavo dentro de un sistema en chip basado en AXI. El módulo puede contar con mas de un puerto
AXI, es elección del diseñador.

2.-Valida tu diseño con al menos 50,000 matrices de prueba en un test-bench de autovalidación,

arrojando un TEST PASSED o un TEST FAIL.

3.-Integra tu IP en un proyecto de vivado para la tarjeta Zynq ZC706 (conecta tu IP con el zynq
processing system) y exporta el hardware al SDK.

4.-Utiliza el SDK para programar una aplicación básica de prueba para tu Ipcore, tu programa deberá
arrojar un TEST PASSED o un TEST FAIL.

5.- Finalmente programa la tarjeta y prueba tu diseño.

 Examen 4
1.- Diseña e implementa en vivado o vivado HLS (tu eliges), un Ipcore que calcule el producto
matricial entre matrices de 3 x 3 elementos enteros con signo de 32 bits. El módulo deberá ser
diseñado como un esclavo dentro de un sistema en chip basado en AXI. El módulo puede contar con
mas de un puerto AXI, es elección del diseñador.

2.-Valida tu diseño con al menos 50,000 pares de matrices de prueba en un test-bench de

autovalidación, arrojando un TEST PASSED o un TEST FAIL.

3.-Integra tu IP en un proyecto de vivado para la tarjeta Zynq ZC706 (conecta tu IP con el zynq
processing system) y exporta el hardware al SDK.

4.-Utiliza el SDK para programar una aplicación básica de prueba para tu Ipcore, tu programa deberá
arrojar un TEST PASSED o un TEST FAIL.

5.- Finalmente programa la tarjeta y prueba tu diseño.

 Examen 5
1.- Diseña e implementa en vivado o vivado HLS (tu eliges), un Ipcore que calcule la convolución en 2
dimensiones (como la que se utiliza en el filtrado de imágenes) entre matrices de 3 x 3 elementos
enteros con signo de 32 bits, una matriz actuará como máscara y la otra matriz serán los datos. El
módulo deberá ser diseñado como un esclavo dentro de un sistema en chip basado en AXI. El módulo
puede contar con mas de un puerto AXI, es elección del diseñador.

2.-Valida tu diseño con al menos 50,000 pares de matrices de prueba en un test-bench de

autovalidación, arrojando un TEST PASSED o un TEST FAIL.

3.-Integra tu IP en un proyecto de vivado para la tarjeta Zynq ZC706 (conecta tu IP con el zynq
processing system) y exporta el hardware al SDK.

4.-Utiliza el SDK para programar una aplicación básica de prueba para tu Ipcore, tu programa deberá
arrojar un TEST PASSED o un TEST FAIL.

5.- Finalmente programa la tarjeta y prueba tu diseño.

 Examen 6
1.- Diseña e implementa en vivado o vivado HLS (tu eliges), un Ipcore sumador/restador de matrices
de 3 x 3 elementos enteros con signo de 32 bits. El módulo deberá ser diseñado como un esclavo dentro
de un sistema en chip basado en AXI, por lo que la función (sumador/restador) deberá poder
programarse por este medio. El módulo puede contar con mas de un puerto AXI, es elección del
diseñador.

2.-Valida tu diseño con al menos 50,000 pares de matrices de prueba en un test-bench de

autovalidación, arrojando un TEST PASSED o un TEST FAIL.

3.-Integra tu IP en un proyecto de vivado para la tarjeta Zynq ZC706 (conecta tu IP con el zynq
processing system) y exporta el hardware al SDK.

4.-Utiliza el SDK para programar una aplicación básica de prueba para tu Ipcore, tu programa deberá
arrojar un TEST PASSED o un TEST FAIL.

5.- Finalmente programa la tarjeta y prueba tu diseño.