ACIONAMENTO DE GRUPOS GERADORES

ATRAVÉS DE FPGAs
DIAS1, Wanderson Roger Azevedo, FENDT1, Letícia Carvalho Pivetta,
ALMEIDA1, Milcíades Alves de, BARBOSA1, Edmundo
1
Centro Universitário Luterano de Ji-Paraná (CEULJI / ULBRA)
CEP – 78.958-000 – Ji-Paraná – RO – Brazil
wrogerad@hotmail.com, {leticia,malves,edmundo}@inf.ulbrajp.com.br

Abstract. This paper considers the elaboration of circuit for drive of

generating groups, through tools for projects in digital systems and
circuits, to be implemented in Field Programmable Gate Arrays (FPGAs).

Resumo. Este artigo apresenta a elaboração de circuito para

acionamento de grupos geradores, através de ferramentas para projetos
em sistemas e circuitos digitais, a ser implementado em Matrizes de
Portas Programáveis em Campo (FPGAs).

1. Introdução
Grupo Gerador é um conjunto composto por motor diesel, alternador trifásico,
painel com Unidade de Supervisão de Corrente Alternada (USCA) e o Quadro de
Transferência Automático (QTA), com o objetivo de trabalhar em regime de
emergência, suprindo a falta de energia da rede comercial. Portanto, o
acionamento do grupo gerador se dá de forma manual ou automática e a partir do
momento que falta energia elétrica na rede.
A busca por uma fonte de energia suplementar ao fornecimento da
concessionária local tem sido um fator de preocupação cada vez maior nas
indústrias com alimentação elétrica em média e alta tensão.
Este trabalho está restrito a elaboração do projeto de um sistema digital de
acionamento automático para grupos geradores, portanto, é desenvolvido em
nível de projeto um módulo principal, ou seja, a USCA, através de dispositivos de
lógica programável.
A USCA gerenciará o acionamento automático para grupos geradores,
com as funções de supervisão das fases da rede comercial e do grupo gerado,
além do procedimento de partida, parada e transferência de carga do grupo
gerador.

2. Matriz de Portas Programáveis em Campo - FPGA

O rápido desenvolvimento dos recursos de concepção de circuitos integrados,
tanto na área de processos quanto na área de projeto, tornou possível o
aparecimento de dispositivos com Lógica Programável. Tais dispositivos
permitem aos usuários implementar circuitos complexos sem a necessidade do
uso de onerosos recursos de fundição em silício.
A primeira utilização destes circuitos é naturalmente nos projetos de
prototipagem. Tendo em vista que a maioria destes circuitos pode ser
reprogramado, o seu uso nas fases preliminares de projeto possibilita uma
grande economia de tempo e dinheiro.
FPGA é um circuito integrado digital que contém uma estrutura regular de
células configuráveis e de interligações programáveis pelo usuário final, e que
podem ser usadas para construir sistemas digitais, apenas limitados pelo número
de células e ligações disponíveis. Através desses componentes pode-se
implementar um circuito digital praticamente em tempo de simulação. A figura 1
apresenta a arquitetura básica de uma FPGA.
FPGA é um módulo que pode ser programado para implementar um
sistema digital que consiste em dezenas de milhares de portas lógicas,
permitindo a realização de sistemas complexos em um único chip, conforme
[ERCEGOVAC, LANG & MORENO 2000].

Figura 1. Estrutura básica de uma FPGA – Fonte [RAMALHO 2001]

A estrutura básica de uma FPGA, citada por [ORDONEZ, PEREIRA,

PENTEADO & PERICINI 2003], pode variar de fabricante (ALTERA, XILINX e
ACTEL), família ou até em uma mesma família podem existir variações. O
fundamental é que exista sempre os seguintes recursos nas FPGAs: Bloco
Lógico Configurável (CLB), é a unidade lógica de uma FPGA; Bloco de Entradas
e Saídas (IOB), localizado nas periferias das FPGAs, são responsáveis pela
interface com o ambiente; Caixa de Conexão (SB), responsável pela interconexão
entre os CLBs, através dos canais de roteamento.
Pelo fato de poderem ser programáveis pelo usuário final do circuito, as
FPGAs trouxeram ao desenvolvimento de hardware quase a mesma agilidade do
mercado de software, ou seja, sobre a base fixa (microprocessador ou FPGA)
pode-se personalizar o sistema para uma aplicação específica (através de um
programa ou pela programação da conexão entre portas), conforme citado em
[CARRO 2001].
Devido aos custos que envolvem a elaboração e desenvolvimento de
hardware, além da tendência de sempre ter de alterar o projeto a posteriori por
modificações de especificações ou até mesmo, necessidades de novos projetos,
a opção pelo uso de uma FPGA como tecnologia alvo de prototipação para
hardware é comum.

3. Fluxo de projeto utilizando FPGA

Basicamente é o mesmo utilizado para o desenvolvimento de circuitos complexos
em Gate Array. A única diferença é que, as FPGAs podem ser programáveis pelo
usuário final e, portanto, não é necessária a intervenção de uma fábrica para
obtenção do circuito. Veja a figura 2 um exemplo de fluxo de projeto com FPGA.

Especificação do Circuito
VHDL / Verilog / Esquemático

Simulação

Escolha da família e do CHIP

(automática ou manual)

Síntese e Assinalamento

Programação / Uso

Figura 2. Fluxo de projeto com FPGAs – Fonte [CARRO 2001]

Conforme mencionado anteriormente, este trabalho está restrito à
elaboração do projeto de um sistema digital de acionamento automático para
grupos geradores, portanto, é desenvolvido em nível de projeto um módulo
principal, ou seja, a USCA, através dispositivos de lógica programável. Somente
serão cumpridas as etapas de Especificação do Circuito, Simulação e Escolha do
Chip. As demais etapas serão efetuadas em um momento posterior, quando os
recursos monetários para o projeto forem obtidos, pois é necessária a aquisição
da FPGA específica, além de possivelmente um kit de transferência da
programação entre a ferramenta escolhida para especificação do circuito e a
placa.

4. Ferramentas para Especificação do Circuito

Várias ferramentas de CAD (Computer-aided design - Projeto Auxiliado por
Computador) estão disponíveis para ajudar a tornar os processos de elaborações
de projetos de sistemas e circuitos digitais eficientes e econômicos, conforme
[ERCEGOVAC, LANG & MORENO 2000], tais como: Max+Plus II, CircuitMaker,
VHDL Wizard, Logic Simulator Xilinx, Bascom-AVR e outras ferramentas. A
concepção de um circuito ou sistema integrado é normalmente dividida em
etapas devido à complexidade do problema. Cada uma destas etapas pode ser
feita através de uma ferramenta de CAD específica.
A tabela 1 exemplifica algumas ferramentas utilizadas para a elaboração
de projetos de sistemas e circuitos digitais.
Tabela 1. Fluxos dos Projetos e Ferramentas

Fluxo do Ferramentas
Projeto
Max+Plus Circuit VHDL Logic Bascom
II Maker Wizard Simulator AVR
Xilinx
Edição e Captura
Editor de layout
Editor de Lógica Lógica e Lógica
esquemático Eletrônica
Editor de
linguagem de
descrição de
hardware

Síntese
Comportamental
Lógica
Física

Simulação
Elétrico
Lógico
Funcional
Comportamental

Verificação
Regras de
projetos
Regras elétricas
Timing
 É possível classificar operações pertinentes ao fluxo do projeto, tais como:
edição e captura, síntese, simulação e verificação, conforme [REIS 2000].
Ferramentas de edição e captura permitem ao usuário editar uma descrição
aceita por uma ferramenta de CAD integrada ao fluxo do projeto; Ferramentas de
síntese permitem a passagem automática de um nível de descrição para outro
nível inferior. Ferramentas de simulação são usadas para verificar a operação do
sistema, como detectar erros num projeto, determinar características como
retardo e consumo de energia, que são difíceis de se obter analiticamente, de
acordo com [ERCEGOVAC, LANG & MORENO 2000].
Dentre as ferramentas apresentadas na tabela 1, a Max+Plus II foi
escolhida para execução deste projeto, pois além de apresentar as
características expostas na tabela, a Max+Plus II é uma ferramenta gratuita,
basta o usuário registrá-la no próprio site da Altera (fabricante), para obter a
licença de uso da ferramenta e ter todo acesso às funcionalidades da ferramenta.
A Max+Plus II é um ambiente que integra um conjunto de ferramentas para
projeto de sistemas digitais baseados nos PLDs (Dispositivo Lógico
Programável), permitindo ao projetista desenhar um diagrama lógico
(esquemático) ou especificar o circuito através de VHDL (Linguagem de
Descrição de Hardware), simular o funcionamento do circuito especificado e
sintetizá-lo mapeando-o para as FPGAs. Além disso, a Max+Plus II é composta
por uma série de ferramentas que possibilitam a análise dos tempos do circuito
(timing), a editação dos layouts interno e externo do dispositivo, entre outras,
segundo [ZEFERINO 2000].

5. Especificação da USCA
O funcionamento da USCA para partida e parada são descritos a seguir com o
auxílio da figura 3, que apresenta o modelo do sistema digital para o acionador
de grupos geradores em nível de bloco. A tabela 2 é utilizada para descrever as
abreviações dos componentes, que pertencem ao projeto elaborado com as suas
respectivas funções e significado.

Figura 3. Descrição do acionador do grupo gerador em nível de bloco

 Tabela 2. Siglas e Funções/Significados
Sigla Função / Significado Tipo Tempo de
Execução

STRC Sensoriza a Tensão da Rede Comercial F Constante

STGG Sensoriza a Tensão do Grupo Gerador F Constante
QTA Quadro de Transferência Automática da carga elétrica da F Desprezado
rede/grupo ou grupo/rede
Chv1 Chave 1 seletora de modo : manual ou automático F Desprezado
Bt1 Botão 1 acionadora de comando de modo : manual F Desprezado
FA1 Fase A 1 : entrada de energia elétrica na rede comercial F Desprezado
FA2 Fase A 2 : entrada de energia elétrica na rede comercial F Desprezado
FA3 Fase A 3 : entrada de energia elétrica na rede comercial F Desprezado
FB1 Fase B 1 : entrada de energia elétrica do grupo gerador F Desprezado
FB2 Fase B 2 : entrada de energia elétrica do grupo gerador F Desprezado
FB3 Fase B 3 : entrada de energia elétrica do grupo gerador F Desprezado
Temp1 Temporizará o sinal que indicará a falta de energia F 5 segundos
Temp2 Temporizará o tempo que ficará acionando a partida do grupo F 6 segundos
gerador
Temp3 Temporizará o sinal que confirmará a chegada da energia F 60 segundos
elétrica na rede comercial
Temp4 Temporizará o resfriamento do motor do grupo gerador F 60 segundos
Temp5 Temporizará a parada do grupo gerador F 10 segundos
Temp6 Temporizará a transferência da carga elétrica do grupo F 5 segundos
gerador
Temp7 Temporizará a transferência da carga elétrica da rede F 5 segundos
comercial
A Automático S Desprezado
M Manual S Desprezado
GG Grupo Gerador S Desprezado
RC Rede Comercial S Desprezado
MP Motor de Partida S Desprezado

Onde: Tipo = F, indica que a Função/Significado é a função que o dispositivo

exercerá;
Tipo = S, diz que a Função/Significado é o significado da sigla;
Tempo de Execução = Constante, significa a presença ininterrupta de
energia elétrica no dispositivo;
Tempo de Execução = Desprezado, significa não é levado em conta o
tempo presente de energia elétrica o dispositivo.

5.1. Partida do Grupo Gerador

Na falta de energia elétrica, ou ausência de uma das fases o STRC constatará a
anomalia e emitirá um sinal para Temp1 que após 5 segundos de contagem
ininterrupta confirmará a ausência de energia elétrica na RC e emitirá um sinal de
comando para Temp2 e para o MP.
Entre a comunicação de Temp1 e Temp2 o sinal passará pela Chv1,
estando esta no modo M, o acionamento do GG ficará ininterrupto até o
pressionamento de Bt1, portanto, se Chv1 estiver no modo A o sinal emitido por
Temp1 será contabilizado em Temp2 por 6 segundos, tempo este que ficará
acionando o MP para o ligamento total do GG. Após os 6 segundos
contabilizados em Temp2 o MP será desligado e o GG será ligado.
O STGG receberá a carga do MP e transmitirá um sinal para comutação
da carga em Temp6 que por 5 segundos indicará a QTA a desenergização total
da RC, passando a energia elétrica a ser fornecida completamente pelo GG. O
tempo de acionamento do GG no modo A e a transferência da carga será de 16
segundos.

5.2. Parada do Grupo Gerador

Quando a energia elétrica retornar na RC, o STRC constatará a sua presença e
emitirá um sinal para Temp3 que após 60 segundos de contagem interrupta será
confirmado e transmitido um sinal para comutação da carga em Temp7, que por
5 segundos indicará a QTA a desenergização total do GG, passando a energia
elétrica a ser fornecida completamente pela RC.
O GG ficará acionado em modo de resfriamento pelo tempo programado
em Temp4, que será de 60 segundos. Entre Temp4 e Temp5 o sinal passará
pela Chv1, sendo que se o modo do acionamento da Chv1 estiver em M, o
desligamento total do GG ficará esperando pelo pressionamento do Bt1 para o
sinal ser transmitido ao Temp5 e ocorrer a parada total do GG. Estando Chv1 em
no modo A, o sinal em Temp5 será contabilizado por 10 segundos e o GG será
desligado automaticamente. O tempo de desligamento do GG no modo A e a
transferência da carga será de 135 segundos.

5.3. Descrição Estrutural e Entidade

A USCA é formada por componentes, que interligados entre si formarão o
sistema digital. O Sensor de Tensão da Rede Comercial (STRC), Sensor de
Tensão do Grupo Gerador (STGG) e o Quadro de Transferência Automática
(QTA) não são enfatizados o seu funcionamento interno. Portanto, fez-se a
descrição estrutural e entidade dos mesmos, onde é levado em conta apenas às
portas de entradas e saídas de cada módulo em estudo, constituindo assim, o
relacionamento destes componentes (STRC, STGG e QTA) com o mundo
externo, ou seja, com os demais componentes que formarão a USCA.

5.4. Estrutura do Projeto do Circuito Digital da USCA

O projeto dos circuitos da USCA composta pelos temporizadores foi modelado na
ferramenta Max+Plus II da Altera. A figura 4 representa o projeto do sistema
digital da USCA pertencente ao presente estudo.
 Figura 4. Projeto do Sistema Digital da USCA

Para implementação dos circuitos digitais dos temporizadores, foram

utilizados contadores, pois são circuitos digitais que variam os seus estados, sob
o comando de um clock, de acordo com uma seqüência predeterminada. Os
contadores são utilizados principalmente para contagens diversas, divisão de
freqüências, medição de freqüência e tempo e muitas outras aplicações,
conforme [IDOETA & CAPUANO 1998]. As figuras 5 a 11 representam
respectivamente o projeto dos circuitos digitais dos temporizadores (Temp1,
Temp2, Temp3, Temp4, Temp5, Temp6 e Temp7) pertencente ao projeto do
sistema digital da USCA.

Figura 5. Projeto do Circuito Digital do Temporizador 1

Figura 6. Projeto do Circuito Digital do Temporizador 2

Figura 7. Projeto do Circuito Digital do Temporizador 3

Figura 8. Projeto do Circuito Digital do Temporizador 4

Figura 9. Projeto do Circuito Digital do Temporizador 5

 Figura 10. Projeto do Circuito Digital do Temporizador 6

Figura 11. Projeto do Circuito Digital do Temporizador 7

A prototipação física dos temporizadores, pode ser implementada

utilizando CIs do tipo: Flip-Flop T, Portas (Input e Output), and6, 7404, 7410,
7411, 7420 e 7421; ou simplesmente através de FPGA, sendo necessário, após
sua montagem, compilação, simulação e teste, na ferramenta Max+Plus II, a
transmissão, por um Kit de Transferência, entre o computador e a pastilha de
FPGA acoplada em uma proto-board.
 Na elaboração do projeto do sistema digital da USCA utilizando uma FPGA
da Altera, a que melhor se adequou com o perfil do projeto foi a FPGA da família
MAX7000S e modelo EPM7032SLC44-5.
A pastilha de FPGA da família MAX7000S e modelo EPM7032SLC44-5
custa em média US$ 15,00, valor unitário, e o Kit de Transferência da
programação entre a ferramenta Max+Plus II e a pastilha da FPGA custa em
torno de US$ 720,00, valor unitário.
Portanto, para prototipação e implantação do sistema acionador de grupos
geradores (módulo USCA) em uma FPGA, é necessária a aquisição da FPGA e o
Kit de Transferência da Altera. Outros dispositivos auxiliares serão primordiais
para conclusão da prototipação e implantação do módulo da USCA como:
Sensores, QTA e Motor de Partida.

6. Conclusão
A prototipação de sistemas digitais permite economias de tempo e dinheiro tendo
a sua realização facilitada pela grande evolução tecnológica presenciada
atualmente. Levando isso em consideração, no presente trabalho, realizou-se o
projeto para acionador de grupos geradores, através do estudo de ferramentas
de desenvolvimento de sistemas e circuitos digitais, e da prototipação sobre
FPGAs.
Atendendo aos objetivos inicialmente definidos, foi realizado, na
ferramenta gratuita Max+Plus II, o projeto do sistema digital do módulo principal
do acionador de grupos geradores, a USCA (Unidade de Supervisão de Corrente
Alternada). A FPGA que melhor se adequou com o perfil do projeto foi a da
família Altera MAX7000S, modelo EPM7032SLC44-5.
No estado de Rondônia, a energia através de linhas de transmissão foi
disseminada somente depois de meados dos anos 90. Os geradores ainda são
utilizados em larga escala no estado, e em sua grande maioria tem partida
manual. Portanto, além da contribuição científica deste estudo, há a possibilidade
de se transformar em inovação tecnológica para a indústria local e regional, pois
está sendo estudada uma parceria com uma empresa de engenharia elétrica
local que se mostrou interessada em dar continuidade ao projeto, fazendo uma
análise da viabilidade da produção industrial do Acionador de Grupos Geradores.

7. Referências Bibliográficas
[CARRO 2001] - CARRO, Luigi. Projeto e Prototipação de Sistemas Digitais. -
Porto Alegre: Ed. Universidade / UFRGS, 2001. 171p.
[ERCEGOVAC, LANG & MORENO 2000] - ERCEGOVAC, Milos, LANG, Tomás,
MORENO, Jaime H.: tradução José Carlos Barbosa dos Santos. Introdução
aos Sistemas Digitais. - Porto Alegre : Bookman, 2000. 453p.
[IDOETA & CAPUANO 1998] - IDOETA, Ivan Valeije, CAPUANO, Francisco
Gabriel. Elementos de Eletrônica Digital.- São Paulo : Érica, 1998, 28ª ed.
524p.
[ORDONEZ, PEREIRA, PENTEADO & PERICINI 2003] - ORDONEZ, Edward
David Moreno, PEREIRA, Fábio Dacêncio, PENTEADO, César Giacomini,
 PERICINI, Rodrigo de Almeida. Projeto, Desempenho e Aplicações de
Sistemas Digitais em Circuitos Programáveis (FPGAs). - Pompéia: Bless, 2003,
240p.
[RAMALHO 2001] - RAMALHO, Daniela Gomes. Desenvolvimento de uma
Plataforma de Prototipação Rápida usando um Sistema Multi-FPGAs. - Recife:
Universidade Federal de Pernambuco, 2001, 66p. (TCC).
[REIS 2000] - REIS, Ricardo Augusto da Luz. Concepção de Circuitos Integrados.
- Porto Alegre: Editora Sagra Luzzatto / Instituto de Informática UFRGS, 2000.
252p.
[ZEFERINO 2000] - ZEFERINO, César Albenes. Introdução ao MAX-Plus II. In :
Escola de Microeletrônica, Porto Alegre, RS, 7 a 9 de Abril. Anais. Porto
Alegre, EMICRO, 2000, v. I, p. 1-8.