Actividad individual

1. A partir de la siguiente tabla de verdad diseñe un circuito combinacional que

responda a la misma, muestre su diagrama de tiempos y la ecuación que lo
caracteriza.

A B C D O1
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1

Tenga en cuenta el Anexo No.1 Compuertas lógicas para comprender el

funcionamiento de las compuertas lógicas.

- Circuito Combinacional y Diagrama de tiempos.

A continuación se muestra el circuito combinacional junto con el diagrama de

tiempos que representan a la lógica de la tabla, figuras 1 y 2.

Como se puede observar en la figura 1 las entradas para el circuito están determinadas
desde un dip-switch que es un elemento que el usuario deberá controlar manualmente
para establecer que entradas estarán en “0” o “1”, además las resistencias de “1k”
están dispuestas de tal forma que crean un divisor de voltaje que garantiza que la señal
que se está enviando a las compuestas lógicas sean entendidas por los mismos como
pulsos lógicos, si se envían directamente, el circuito no trabajara porque entiende que
hay un exceso o ausencia de una corriente que indique alguna clase de señal de
entrada, después de ello se desarrolla la lógica por medio de compuertas lógicas OR,
AND, NOT, y XOR, todas ellas variando en el número de entradas (1, 2, 3 y en
algunos casos hasta 4); la salida y entradas del circuito tienen como testigos de su
funcionamiento a los “logicprobe” (elemento de proteus que ayuda a averiguar que
señal está saliendo desde algún tipo de circuito) y en el caso específico de la salida se
encuentra además un led junto con una resistencia de 470Ω para tener una señal
luminosa que se enciende y hace más evidente la salida de un “1” o se apaga cuando
haya un “0”.

Figura 1. Circuito combinacional y Diagrama de tiempos. Fuente. Autor.

El diagrama de tiempos es tan solo una comprobación grafica de que la lógica que se
está exigiendo en la tabla se cumpla efectivamente a la salida del circuito
combinacional, en pocas palabras cuando las entradas están dispuesta de cierta deben
cumplir la lógica pedida en la tabla de verdad, es decir deben mostrar alguno de los
dos estados (“0” o “1”) y debe mantenerse así hasta que se presente algún cambio en
el circuito.

A pesar de que en la figura 1 ya se encuentra un diagrama de tiempos se decidido

mostrar un zoom del mismo en la figura 2, y como se puede observar en ella el
diagrama de tiempo contiene al eje “Y” con las entradas y salida junto con los estados
lógicos que deben cumplir, y un eje “X” de tiempo que para este caso en particular es
muy pequeño tan solo de 80us pero que es suficiente para exponer y entender la lógica
pedida de una forma gráfica y sencilla. Cabe resaltar que este grafico se logró hacer
desde proteus desde una de sus tantas herramientas como lo es el “Análisis Digital”
de señales.
Figura 2. Diagrama de tiempos. Fuente. Autor.

- Circuito Combinacional y Diagrama de tiempos.

A continuación se muestra la función obtenida de la tabla de verdad en minitérminos

y posterior minimización para lograr desarrollar un circuito combinacional más
sencillo y fácil de entender manejar.

Primero se toman las entrada de aquellas salidas que tengan un uno lógico a su salida,
cabe resaltar que “O1” se remplazara por el término “F”, pero esto no alterara para
nada el desarrollo y resultados obtenidos ya que lo que se está hallando es la función
de la salida mas no la salida en sí, además se debe tener en cuenta que aquellos
términos (A, B, C o D) que tengan un apostrofe acompañándolos denotan que son
negados o en pocas palabras que su estado inicial o natural debería ser “0”.

F= A'B'C'D + A'B'CD' + A'B'CD + A'BCD' + AB'C'D + AB'CD' + ABC'D' + ABC'D

+ ABCD

A continuación se hace agrupación de términos comunes, en este caso de los que estén
regidos por A'B', AB' y AB.

F= A'B'(C'D + CD' + CD) + A'BCD' + AB'(C'D + CD') + AB(C'D'+ C'D + CD)

De nuevo se realiza una agrupación de términos comunes esta vez algunos que están
regido por C y C'.

F= A'B'(C'D + C(D' + D)) + A'BCD' + AB'(C'D + CD') + AB(CD + C'(D'+ D))

Se hace la aplicación de la propiedad del algebra de Boole que establece "X + X' =
1", en este caso se aplicara para las entradas "D" y "D'".
 F= A'B'(C'D + C(1)) + A'BCD' + AB'(C'D + CD') + AB(CD + C'(1))

Se hace la aplicación de la propiedad del algebra de Boole que establece "X·1 = X",
en este caso se aplicara para las entradas "C" y "C'" multiplicadas por "1".

F= A'B'(C'D + C) + A'BCD' + AB'(C'D + CD') + AB(CD + C')

Se hace la aplicación del teorema del algebra de Boole que establece "X + X'Y = X
+ Y", en este caso se aplicará en la expresión "C'D + C".

F= A'B'(C + D) + A'BCD' + AB'(C'D + CD') + AB(CD + C')

Se hace la aplicación del teorema del algebra de Boole que establece "X' + XY = X'
+ Y", en este caso se aplicará en la expresión "CD + C'".

F= A'B'(C + D) + A'BCD' + AB'(C'D + CD') + AB(C' + D)

Y finalmente la aplicación del principio de la compuerta XOR para dos variables que
establece "X'Y + XY' = X xor Y", en este caso se aplicara en la expresión "C'D +
CD'".

F= A'B'(C + D) + A'BCD' + AB'(C xor D) + AB(C' + D)

Esta es la mínima expresión de función establecida y por lo tanto presentar el

diagrama de tiempos y circuito combinacional correspondientes ayudaran a
corroborar la valides de esta ecuación.

2. A partir de la salida anterior, diseñe un circuito que cuando esta se encuentre

en 1, habilite un contador y si se encuentra en cero este se inactive.
 Bibliografía

- Flórez, F. H. A. (2010). Diseño lógico: fundamentos de electrónica digital :

fundamentos de electrónica digital (pp 45-64, 83-151). Bogotá, CO: Ediciones
de la U. Recuperado
de http://bibliotecavirtual.unad.edu.co:2077/lib/unadsp/reader.action?ppg=46&d
ocID=10560176&tm=1467131348335.
- Gutiérrez (2015). Simulación de compuertas lógicas en Circuit Maker [Video].
Recuperado de http://hdl.handle.net/10596/6925.
- Gutiérrez (2015). Interpretación del diagrama de tiempos de un circuito digital
[Video]. Recuperado de http://hdl.handle.net/10596/6926.
- http://bioingenieria.edu.ar/academica/catedras/electronica_digital/archivos/teori
as/02_comps_boole_09a.pdf.
- http://service.udes.edu.co/modulos/documentos/pedropatino/compuertas.pdf.
- http://www.uhu.es/rafael.lopezahumada/descargas/tema3_fund_0405.pdf.