3270
7, JULY 2016
Intelligent Electronic Device for Distributed
Energy Resources
R. Real, Member, IEEE, A. Moreno, Senior Member, IEEE, V. Pallarés and M. González
Abstract— The electricity sector is undergoing major changes
from the point of view of management and market. One of the
keys that are accelerating this change is the increasing
penetration of Distributed Energy Resources (DERs). The
complexity of the scenario envisaged in the near future requires
that the equipment in the electrical network must have the
capacity to interact in a much more dynamic way than in the
current system, and where the connection interface should be
provided with the necessary intelligence and communication
capability to manage the whole system effectively. This paper
describes the development of an Intelligent Electronic Device
(IED) that can integrate into the current and future grid
equipment. Specifications and considerations for their design as
well as its multifunctional architecture are discussed. The
developed prototype was subjected to a testing protocol Class A,
according to IEC 61000-4-30 to check the monitoring
parameters. Various tests for estimating the delays involved in
the protection algorithms are presented also. Finally, a real test
scenario is discussed, in which the prototype has been integrated
into an inverter providing it with the capabilities required by a
future Smart Grid context.
Keywords— intelligent electronic device. IED, distributed
energy resource, DER, embedded system, smart grid, PCC.
I. INTRODUCCIÓN
L A NECESIDAD del mercado eléctrico de diversificar las
fuentes de energía está provocando un aumento de la
coexistencia entre la generación convencional y la generación
distribuida, en inglés Distributed Energy Resources (DERs),
estando las energías renovables cada vez más cercanas al
usuario y ocupando un lugar cada vez más significativo. Esta
situación está imponiendo la necesidad de gestionar en tiempo
real los flujos de potencia implicados en la red, haciendo
evolucionar el sistema eléctrico hacia un modelo más
inteligente, conocido como Smart Grid [1]–[3]. Dicho
escenario está impulsando el desarrollo de los Dispositivos
Electrónicos Inteligentes, en inglés Intelligent Electronic
Device (IEDs), para gestionar la interconexión entre el
equipamiento DER y el sistema eléctrico [4].
El control inteligente de la interfaz de interconexión es uno
de los puntos clave para poder tener una gestión eficiente del
sistema eléctrico. Este nuevo escenario está imponiendo
cambios normativos con un enfoque distinto en la gestión de
la interconexión, como por ejemplo la necesidad de que los
inversores asociados a la generación fotovoltaica sean capaces
de inyectar o absorber energía reactiva según las necesidades
R. Real, Universidad de Córdoba, Córdoba, España, rafael.real@uco.es
A. Moreno, Universidad de Córdoba, Córdoba, España, amoreno@uco.es
V. Pallarés, Universidad de Córdoba, Córdoba, España, vpallares@uco.es
M. González, Universidad de Córdoba, Córdoba, España,
el1gorem@uco.es
IEEE LATIN AMERICA TRANSACTIONS, VOL. 14, NO.
del sistema eléctrico [5], [6]. Además, existen otros aspectos
que a medio y largo plazo exigirán una evolución en el control
de la interconexión, como la implantación del vehículo
eléctrico y la integración de las infraestructuras que conlleva
dentro de la red [7]. Sin olvidar la posibilidad futura de que el
usuario pueda vender su excedente energético y por
consiguiente inyectar energía en el sistema eléctrico.
Por otro lado, la necesidad de diversificación del mercado
eléctrico plantea nuevos servicios de valor añadido basados en
la monitorización de las distintas interconexiones posibles,
entre usuario, DER y red eléctrica. Como por ejemplo el
Smart Metering, donde el conocimiento de los parámetros
eléctricos sirve al usuario para conocer sus datos de consumo
y a los operadores del sistema para disponer de la demanda
real. Desde ambos puntos de vista se trata de aumentar la
eficiencia energética y minimizar el coste económico [8]–[10].
Todas estas problemáticas tienen como elemento destacado
a la interfaz de interconexión con la red, y son los IEDs
integrados en el equipamiento del sistema eléctrico quienes
deberán aportar soluciones inteligentes a medio y largo plazo.
Este documento presenta el diseño de un IED multifuncional
para operar en la interfaz de interconexión eléctrica, pensado
tanto para integrarse en equipamiento de última generación
como para conectarse al equipamiento convencional y ampliar
sus prestaciones. Para ello se han implementado funciones de
monitorización de parámetros eléctricos y de calidad de
energía según la norma IEC 64000-4-30. El IED desarrollado
también posee funcionalidad de protección, y está diseñado
para adaptarse al actual proceso de cambio normativo en la
gestión de la interconexión. Este diseño se ha desarrollado y
ha dado lugar a un prototipo, del cual se presentan una serie de
resultados experimentales que confirman la calidad de
funcionamiento del equipo, tanto a nivel de medida de
parámetros como a nivel de respuesta temporal. Finalmente se
comenta la experiencia real de integración del prototipo
desarrollado en un inversor, dentro del proyecto SIDER
(Smart Inverter for Distributed Energy Resources)
patrocinado por Ministerio de Ciencia e Innovación de
España, cuyo objeto es dotar a un inversor de las prestaciones
necesarias para el entorno Smart Grid.
II. REQUERIMIENTOS DEL SISTEMA
En el diseño de este IED concurren varios aspectos que
vienen determinados por las diversas problemáticas
comentadas anteriormente. Fundamentalmente podríamos
destacar los siguientes: a) Necesidad de interacción en tiempo
real entre el equipo y su entorno [11]. b) Determinismo
temporal en las comunicaciones y marcación temporal en los
datos [12]. c) Unas especificaciones de respuesta temporal
REAL CALVO et al.: INTELLIGENT ELECTRONIC DEVICE
adecuadas para la monitorización de parámetros y para las
acciones de protección previstas. d) Multifuncionalidad, ya
que estos IEDs tendrán que actuar en diferentes ámbitos,
cubriendo funciones de monitorización, calidad de suministro,
de protección, o varias simultáneamente [13]. e) Modularidad,
ya que deben ser capaces de integrarse en un conjunto de
equipos muy heterogéneo [14].
Si queremos diseñar un IED de calidad para el control de la
interfaz eléctrica tenemos que asegurarnos de que la
monitorización de parámetros funciona con la máxima
exigencia respecto a los requisitos de la normativa
internacional. La norma IEC 61000-4-30 define la
metodología de medida de los parámetros de calidad de
suministro en los sistemas eléctricos de 50 y 60 Hz,
describiendo los intervalos y agregaciones temporales para
cada tipo de medida [15], [16]. El estándar IEC 61000-4-30
contempla dos clases de métodos de medida: Métodos de clase
A y de clase S. Los métodos de clase A se utilizan cuando son
necesarias medidas precisas e implica instrumentación de alta
calidad, como es el caso del equipo IED que presentamos en
este trabajo. Estos requerimientos de clase A impondrán a
nuestro diseño características exigentes, en la adquisición y en
el procesado, adecuadas para asegurar medidas con la
incertidumbre especificada en la norma. Los métodos de clase
S son más relajados, pueden utilizarse para aplicaciones donde
no es necesaria una gran precisión en las medidas.
El IED también debe tener en cuenta los tiempos de
respuesta que refleja la normativa en la ejecución de órdenes y
alarmas cuando se sobrepasan los intervalos de operación de
determinados parámetros eléctricos. En el diseño se han
implementado las respuestas necesarias según los rangos
operativos de tensión y frecuencia, así como la respuesta
frente al modo isla (islanding). Los estándares de referencia
contemplados para ello son IEC 61727, IEC 62116, VDE
0126-1-1, IEEE 1547 e IEEE 929.
Por último, al analizar los requerimientos para dotar al IED
de un alto nivel de funcionalidad, nos encontramos con que
puede llegar a ser necesario el empleo de varios dispositivos
específicos de procesamiento en paralelo, que se repartan las
tareas de los diferentes subsistemas, de cara a evitar la
aparición de “cuellos de botella” [17]. La solución que hemos
adoptado, consiste en aprovechar la integración de un
procesador y una FPGA en una misma arquitectura. La
estrategia para lograr una eficiencia óptima consiste en asignar
a la FPGA aquellas tareas que dependen fuertemente de los
recursos de hardware, tales como la adquisición de datos,
sincronización, refresco, e incluso cierto grado de
preprocesamiento, y por otro lado, al procesador aquellas
tareas de fuerte carga computacional, como pueden ser el
procesado de datos y los algoritmos de cálculo y decisión.
III. ARQUITECTURA Y DESARROLLO
Los requerimientos temporales influyen fuertemente en el
diseño de los IEDs destinados a controlar la interconexión
eléctrica. En primer lugar, la necesidad de ajustarse a unos
determinados intervalos temporales en la adquisición, va a
marcar una clara distinción según sea la naturaleza
3271
estacionaria o no estacionaria de los parámetros a medir. En
segundo lugar, el sistema debe disponer de velocidad de
proceso suficiente de forma que los algoritmos utilizados no
supongan un retardo significativo. Teniendo en cuenta lo
anterior, en IEC 61000-4-30 se distinguen dos tipos de
parámetros claramente: Los que se calculan a nivel de ciclo,
cuya naturaleza es fuertemente aleatoria (huecos de tensión,
sobretensiones, etc.), y los que lo hacen en 10/12 ciclos (200
ms) que incluyen el resto de parámetros con carácter
puramente estacionario. Sin embargo, estudiando la normativa
podemos comprobar que muchos tiempos de respuesta, para
activar alarmas o protecciones, están por encima de 1 ciclo
pero muy por debajo de 10 o 12 ciclos. Podría pensarse en
utilizar las medidas de un ciclo para atender estos tiempos,
pero dado que estas medidas tienen una fuerte componente
aleatoria, podríamos tener un aumento de "falsos positivos" en
la detección de señales fuera de rango. La solución que hemos
adoptado para el diseño del IED es plantear un intervalo de
medida "cuasi-estacionario" de 2 ciclos, de forma que sea
suficientemente rápido para responder a las exigencias de la
normativa, y a la vez aporte una cierta estacionariedad para
filtrar los fenómenos muy rápidos que no son críticos.
A nivel de la arquitectura de datos del sistema esto implica
tres rutas de proceso: En una primera ruta se realiza un
procesado a nivel de ciclo, donde se calculan parámetros
relacionados con calidad de suministro que poseen un fuerte
carácter no estacionario. Una segunda ruta donde se obtienen
medidas agregadas en base a dos ciclos cuyo objeto es dar
respuesta rápida a las alarmas y protecciones. Y por último,
una vía de proceso por la que se obtienen los parámetros
estacionarios propiamente dichos, promediados en intervalos
de 200 ms (medidas de potencia y energía, componentes
simétricas, medidas de desequilibrio entre fases, etc.). La
Fig. 1 muestra de forma esquemática la arquitectura funcional
del IED que hemos desarrollado, con las tres rutas de proceso
comentadas.
Figura 1. Arquitectura funcional del IED.
La arquitectura de procesamiento del sistema está basada
en el empleo de un conjunto de lazos temporales deterministas
que se ajustan a las necesidades temporales de las diversas
funciones del IED. El traspaso de datos se realiza desde los
lazos más rápidos hacia los más lentos, utilizando dos pilas
FIFO gestionadas por el sistema operativo en tiempo real
(VxWorks). Una de las pilas intercambia los datos procesados
a 2 ciclos y la otra los de 10 ciclos. Los datos a nivel de ciclo
3272
se procesan directamente en un lazo de medio ciclo con el fin
de evitar retardos y pérdidas de información. Esta estructura se
puede apreciar en el diagrama de bloques del IED de la Fig. 2.
En el lazo a nivel de medio ciclo se gestionan las dos pilas
FIFO que intercambiarán datos con los lazos a 2 y 10 ciclos.
El procesado a nivel de ciclo se aplica a la detección de
eventos. La ventana de dos ciclos se utiliza para las
aplicaciones de generación de órdenes, alarmas y protección,
con un sistema de detección que supervisa los rangos
operativos necesarios. Estos intervalos de operación son
totalmente reconfigurables para adaptarse a los cambios
normativos. Por otro lado todos los parámetros estacionarios
de calidad de suministro se asocian al enventanado de 10
ciclos, pudiendo obtenerse agregaciones de mayor duración
según el parámetro y la necesidad. Finalmente se procede a la
clasificación y empaquetamiento de los datos, de forma que
puedan ser comunicados a otros equipos o entidades de la red.
La estructura de la trama de datos contempla campos para la
clasificación, la marcación temporal y la prioridad.
Figura 2. Diagrama de bloques del IED.
En nuestro caso para desarrollar esta arquitectura hemos
utilizado una plataforma hardware CompacRIO, programable
con LabVIEW, con un procesador de punto flotante PowerPC
junto a una FPGA reconfigurable, y el sistema operativo
VxWorks en tiempo real.
Para la adquisición de datos se han utilizado dos módulos
hardware (uno para tres canales de tensión y otro para cuatro
canales de corriente), cada uno con capacidad de muestreo de
50 Ksps, una resolución de 24 bits y conversión Delta-Sigma
con un prefiltrado analógico. La velocidad de muestreo
nominal que se ha utilizado es 12,5 Ksps por canal. En nuestro
caso, este módulo de adquisición se conecta directamente a la
FPGA que se encarga de la sincronización y la secuenciación
de las muestras. Dado que esta conexión entre hardware de
adquisición y FPGA es directa, en lugar de a través de un bus,
se logra una respuesta del sistema casi sin latencia en las
muestras. La comunicación entre la FPGA y el procesador en
tiempo real se realiza mediante un bus PCI de alta velocidad.
La consola de operación del sistema permite al usuario
visualizar y actuar sobre una serie de controles generales del
dispositivo situados en un panel lateral que está siempre
IEEE LATIN AMERICA TRANSACTIONS, VOL. 14, NO. 7, JULY 2016
visible (Fig. 3). Desde este panel lateral se tiene acceso a las
ventanas de operación de los distintos subsistemas del equipo.
Figura 3. Consola de operación general del sistema.
IV. PRUEBAS Y RESULTADOS EXPERIMENTALES
El IED se ha validado desde el punto vista de la calidad de
medición de parámetros y de los tiempos de respuesta de las
alarmas. A continuación se expone un resumen de los
resultados obtenidos en las pruebas efectuadas.
1. Pruebas de calidad en medidas de parámetros eléctricos
Para la evaluación de la calidad de las mediciones
efectuadas por el IED desarrollado, la IEC 61000-4-30 hace
referencia a otra norma, la IEC 62586-2, para indicar el
protocolo de pruebas que un sistema debe superar para ser
considerado de clase A o de clase S [18]. La aplicación del
protocolo de pruebas que contempla la IEC 62586-2 exige
recursos materiales muy exigentes, sobre todo para la medida
de los equipos de clase A. En nuestro caso hemos seguido lo
más fielmente posible los principales protocolos de esta norma
teniendo en cuenta las limitaciones de recursos de nuestro
laboratorio, fundamentalmente en la fuente trifásica (salida
limitada a 300 V). Con estas restricciones de recursos el
objeto de estas pruebas no es una certificación rigurosa, sino
demostrar que el IED desarrollado es un firme candidato a
catalogarse como equipo de clase A. Para ello se ha calculado
la incertidumbre de las medidas efectuadas, en distintos
puntos de trabajo y también con las magnitudes de influencia
señaladas en la norma. En este documento presentamos los
resultados más relevantes de las pruebas de clase A, sin
embargo el protocolo de pruebas al que ha sido sometido el
IED ha incluido también las pruebas de clase S, aunque dada
su menor relevancia aquí no haremos referencia a ellas.
Para las pruebas con el prototipo se ha utilizado una fuente
trifásica “AC Power Source 3001 iX” de California
Instruments. Para contrastar las medidas se han utilizado un
analizador de red eléctrica Fluke 430 II, un multímetro Agilent
34401A de 6 ½ dígitos, y un osciloscopio-registrador
Yokogawa DL850E. En los casos en que ha sido necesario
utilizar alguna señal de sincronización externa, se ha utilizado
el generador de formas de onda Tektronics AFG 3102. En la
Fig. 5 se puede apreciar el escenario de las pruebas y los
equipos utilizados.
REAL CALVO et al.: INTELLIGENT ELECTRONIC DEVICE 3273

En la Tabla II se presenta un resumen abreviado de los

resultados de incertidumbre obtenidos para las pruebas de
medida de tensión y de frecuencia. Se puede apreciar un
magnífico resultado en las pruebas de incertidumbre en
medidas de frecuencia, incluso en las pruebas con influencia
de otras magnitudes, con valores por debajo de ± 0,36 mHz,
muy por debajo de los ± 10 mHz que plantea la norma.
También el resultado en las pruebas de incertidumbre en
medidas de tensión confirma una calidad de medida de
clase A, encontrando que para los diferentes puntos de trabajo,
así como para las medidas con magnitudes de influencia, los
valores de incertidumbre están por debajo de ± 94 mV, lo que
representa una incertidumbre mucho mejor que los ± 230 mV
correspondientes al 0.1% de la tensión de referencia que
plantea la norma.
TABLA II
PRUEBAS DE MEDIDA DE FRECUENCIA Y TENSIÓN

Incertidumbre
Objetivo de Puntos Condic.
(k=2, p=95%)
Figura 5. Escenario y equipos de las pruebas. la prueba de test complem.
L1 L2 L3
P1:
La tensión nominal de referencia se ha considerado 230 V. 42,5 Hz
1,8621E-04 1,7064E-04 1,8643E-04
En todas las series de medidas con el prototipo la duración de Incertidum- P2:
bre para 50,05 5,6035E-05 5,2149E-05 5,7067E-05
las pruebas ha sido de 5 minutos, con periodos entre muestras medidas de Hz
No aplica
de 200 ms. Las series de datos se han analizado utilizando Frecuencia frecuencia P3:
estadísticos de tendencia central (media, mediana y moda) y 57,50 1,4151E-04 1,4753E-04 1,4608E-04
Hz
de dispersión (rango, rango intercuartil, desviación media
Influencia de S1:
absoluta, desviación típica y varianza), con objeto de sacar la tensión P2: 10% Vnom
3,4629E-04 3,4019E-04 3,5212E-04
50,05
conclusiones sobre la incertidumbre asociada al IED. Se han Influencia de Hz S1 para
3,5889E-05 3,6211E-05 3,5876E-05
los armónicos armónicos
utilizado también herramientas gráficas estadísticas, como
Nota: Los valores de incertidumbre en medidas de frecuencia están expresados en
histogramas y diagramas de caja (boxplots), así como una [Hz]
estimación no paramétrica basada en núcleo de las funciones P1:
de densidad de probabilidad [19]. Los resultados de 10% 4,4858E-03 4,6566E-03 4,9194E-03
incertidumbre están expresados tomando como referencias una Vnom

distribución gaussiana normal con “factor de cobertura”, k=2, Incertidum- P3:

bre para las 80% 1,5285E-02 1,5286E-02 1,5205E-02
y un nivel de confianza p=95%. En la Fig. 6 se muestra un medidas de Vnom
No aplica
ejemplo de la metodología estadística utilizada en cada tensión P5:
150%
prueba, aplicado en el caso concreto de la medida de Vnom (1) 2,4348E-02 2,5275E-02 2,4861E-02
frecuencia en el punto P2 (50.05 Hz) de la IEC 62586-2. 130%
Tensión

50.0533 250
Vnom (2)
L1 L2 L3 L1 S1:
50.0533 1,4974E-02 1,4412E-02 1,4427E-02
200
L2 42,5 Hz
L3
50.0532 Influencia de S3:
number of samples

P3: 1,7325E-02 1,7913E-02 1,7472E-02

Frequency (Hz)

150 la frecuencia 55,75 Hz

50.0532 80%
S4:
Vnom 7,7030E-02 1,6745E-01 9,3174E-02
50.0531
100 69 Hz
50.0531 Influencia de S1 para
1,3195E-02 1,3470E-02 1,3469E-02
50 los armónicos armónicos
50.053 (1)
Punto de medida para magnitudes de influencia según norma IEC 62586-2.
(2)
50.053 0 Punto de medida de máxima tensión por limitación de la fuente.
0 500 1000 1500 50.0529 50.053 50.0531 50.0532 50.0533
Samples Frequency (Hz) Nota: Los valores de incertidumbre en medidas de tensión están expresados en
[V]
a) Evolución temporal de las muestras b) Histograma de la serie
4
x 10

50.0532
2.5
L1
A continuación, la Tabla III resume las pruebas y
2
L2 resultados de incertidumbre en las medidas de armónicos de
L3
50.0532
tensión. No se pudo llevar a cabo la prueba de armónicos a
Probability density
Frequency (Hz)

1.5
50.0531
alto nivel ya que se superaban los límites de operación de la
50.0531 1 fuente utilizada. Aun así, se intentó hacer la prueba
50.053
0.5
programando la fuente en los límites máximos, pero se
50.053 observó un comportamiento no lineal e inestabilidad en la
1 2
Phases (L1, L2, L3)
3 0
50.0529 50.053 50.0531 50.0532 50.0533 generación. En el resto de las pruebas realizadas las medidas
Frequency (Hz)

c) Boxplots d) Funciones de densidad de

de incertidumbre presentaron valores por debajo de los
probabilidad requisitos especificados en IEC 61000-4-7.
Figura 6. Análisis de datos medidos con el prototipo: Prueba de medida de
frecuencia en P2 (50.05 Hz) para Clase A.
3274 IEEE LATIN AMERICA TRANSACTIONS, VOL. 14, NO. 7, JULY 2016

TABLA III 2. Pruebas de respuesta temporal de órdenes y alarmas

PRUEBAS DE MEDIDA DE ARMÓNICOS DE TENSIÓN
En el desarrollo de estas pruebas se ha utilizado una señal
Incertidumbre de sincronización externa para generar, con la fuente trifásica,
Objetivo de la Condic.
prueba
Puntos de test
complem.
(k=2, p=95%) los diversos eventos que simulan fallos en el sistema eléctrico,
L1 L2 L3 de forma que en el prototipo se activen las correspondientes
Incertidumbre
en medidas de
(CR) + P1: 2ºH órdenes y señales de alarma. Para la estimación del tiempo de
(100 Hz) 3,4300E-03 3,8605E-03 1,2735E-03
un único
5% Vnom
retardo entre el origen del evento y la generación de la señal
armónico par
Incertidumbre
de alarma se ha utilizado el osciloscopio-registrador
(CR) + P2: 3ºH Yokogawa DL850E, midiendo el retardo entre la señal de
en medidas de
(150 Hz) 1,2958E-03 4,2875E-03 2,1524E-03
un único
10% Vnom sincronización (que representa el origen del evento) y la señal
armónico impar
Incertidumbre (CR) + P3: de alarma generada con el prototipo. El esquema de estas
No aplica
en medidas de 50ºH
8,3164E-04 1,0013E-03 5,7320E-04 pruebas se refleja en la Fig. 8. La señal de sincronización
un único (2500 Hz)
armónico alto 1% Vnom
repite un evento cada 2 s, generándose sucesivamente señales
(CR) + P4: de alarma en el prototipo. La duración de las pruebas fue de
Incertidumbre 2-50ºH (100 - cinco minutos, obteniéndose 150 lecturas de retardo en cada
en medidas de 2500 Hz)
armónicos en 10% niveles
< 1,81E-02 < 1,78E-02 < 1,80E-02 una. Cabe destacar que el retardo estudiado es el debido
bajo nivel Clase 3 de únicamente al prototipo, es decir, incluye el tiempo de
IEC 61000-2-4
P1: 2ºH
procesamiento para la adquisición, detección y clasificación
S1:
Influencia de la (85 Hz)
42,5 Hz
1,4621E-03 1,8602E-03 1,3750E-03 del evento y el tiempo de generación de la señal de alarma.
frecuencia en 5% Vnom
las medidas de P3: 50ºH
S3:
armónicos (2787,5 Hz) 4,9917E-04 1,3870E-03 6,3741E-04
55,75 Hz
1% Vnom
S1:
Influencia de la 1,2801E-03 2,3663E-03 2,4311E-03
P2: 3ºH 10% Vnom
tensión en las
(150 Hz) S3:
medidas de
10% Vnom 200% Vnom (1) 5,6012E-03 1,5584E-02 7,7782E-03
armónicos
130% Vnom (2)
CR: Condiciones de referencia
(1)
Punto de medida para magnitudes de influencia según norma IEC 62586-2.
(2)
Punto de medida de máxima tensión por limitación de la fuente.
Nota: Los valores de incertidumbre en medidas de armónicos de tensión están
expresados en [V]
Se pudo observar con el prototipo un gran equilibrio en las
lecturas del espectro armónico en las tres fases. Este hecho se
puede constatar en la Fig. 7, donde se pueden comparar las Figura 8. Escenario para las pruebas de retardo.
lecturas de espectro armónico tomadas con el IED y con el Las condiciones de las pruebas se han elegido de forma que
analizador Fluke 434-II. causen el mayor estrés posible al prototipo, de manera que se
1000 puedan estudiar los escenarios de retardo más negativos desde
100 Phase 1 el punto de vista del equipo. Por ejemplo, el sistema
10 Phase 2 anti-islanding se basa en una detección múltiple basada en
Phase 3 cuatro métodos que pueden estar activos simultáneamente o
1
no, además esos métodos se pueden ponderar o no, y en
0,1 ambos casos en las pruebas se han mantenido activos los
0,01 cuatro métodos de detección por ser la situación de mayor
0,001 carga computacional y más restrictiva para el retardo. Se han
0,0001 analizado los retardos de las respuestas de los sistemas de
0 10 20 30 40 50 rangos operativos de frecuencia y de tensión, el sistema de
a) Prototipo detección de inyección de componente DC, y los dos métodos
1000 anti-islanding: ponderado (Island. A) y no ponderado
100 Phase 1 (Island. B). Los resultados del análisis de estos retardos se
10 Phase 2 muestran en la Fig. 9.
Phase 3 25
1 F range
V range 0.4
0,1 20
DC inj.
Probability density

0,01 15
Island.A
0.3
Island.B
Delay (s)

0,001 10 0.2
0,0001
5
0 10 20 30 40 50 0.1

b) Analizador 0
0 0.2 0.4 0.6 0.8
F range V range DC inj. Island.A Island.B
Delay (s)
Figura 7. Comparación de lecturas armónicas (nº armónico vs Vrms) entre el
prototipo y analizador Fluke 434-II, para la prueba en P3 (2500 Hz, 1% Vnom). a) Funciones de densidad de
probabilidad para el retardo b) Boxplots para el retardo

Figura 9. Análisis del retardo en la respuesta del prototipo.

REAL CALVO et al.: INTELLIGENT ELECTRONIC DEVICE 3275

De estos resultados se pueden extraer conclusiones energía inyectada y activando las protecciones en caso
coherentes con la arquitectura del prototipo. Los algoritmos necesario. Para esta finalidad se intercambian una serie de
más rápidos son aquellos que procesan parámetros datos de información que se detallan a continuación en la
fundamentales, como la frecuencia y la amplitud de la tensión Tabla IV.
y/o corriente. Dentro de éstos, nos encontramos valores
medios de retardos por debajo de 121 ms, siendo la generación
de alarma más rápida la de rango de tensión con un valor
medio por debajo de 76 ms. Por otro lado, el algoritmo del
sistema anti-islanding necesita un procesamiento más
complejo y esto se ve reflejado en un mayor retardo. Los dos
métodos anti-islanding, ponderado y no ponderado, presentan
comportamientos estadísticos similares en sus retardos,
estando sus valores medios por debajo de 339 ms. Estos
retardos entran dentro de los rangos de respuesta temporal que
contempla la normativa usada como referencia y comentada
en apartados anteriores.

V. LA EXPERIENCIA SIDER
El prototipo de IED presentado en este trabajo ha sido
probado en el marco del proyecto nacional de investigación Figura 11. El prototipo PROCOM integrado dentro del proyecto SIDER.
del Ministerio de Ciencia e Innovación de España, con código TABLA IV
de referencia TEC2010 19242-C03-02. En este proyecto, TIPO DE INFORMACIÓN INTERCAMBIADA ENTRE PROCOM Y EL
conocido con el nombre de SIDER (Smart Inverter for EQUIPAMIENTO DE POTENCIA
Distributed Energy Resources) y realizado por varias Transmitido (TX) o
Descripción de la información Tipo de dato
universidades españolas, se ha desarrollado un inversor recibido (RX)
inteligente que incorpora funciones activas para interactuar en Orden de arranque y parada Boolean TX
Unsigned
el PCC (point of common coupling), además de poder Estado de la red
Integer
TX
comunicarse con todo tipo de entidades del sistema eléctrico. Estado del inversor
Unsigned
TX/RX
Integer
Esto posibilita que el inversor pueda modificar la energía que Tipo de evento que está ocurriendo en Unsigned
inyecta en función de las necesidades del servicio. De esta TX
la red Integer
forma, los inversores se convierten en partes activas de la red Orden de máxima potencia (en kW)
Double TX
que debe generar el inversor
eléctrica, consiguiéndose uno de los objetivos considerados Potencia activa (en kW) generada por
Double RX
como prioritarios en investigación y desarrollo para la el inversor
plataforma tecnológica europea de Smart Grids [20]. El IED Limitación de la generación de
Boolean RX
potencia activa
desarrollado formaba parte de un subproyecto denominado Potencia reactiva (en kVAR) que debe
Double TX
SIDER-PROCOM, encargándose de dotar al inversor de las generar el inversor
Potencia reactiva (en kVAR) generada
funcionalidades relacionadas con el análisis de parámetros y por el inversor
Double RX
eventos, protecciones y comunicaciones, según el escenario Limitación de la generación de
Boolean RX
representado en la Fig. 10. potencia reactiva
Valor del 2º armónico que debe
Double TX
generar el inversor
Valor del 3º armónico que debe
Double TX
generar el inversor
Valor del 5º armónico que debe
Double TX
generar el inversor
Valor del 7º armónico que debe
Double TX
generar el inversor
Valor del 11º armónico que debe
Double TX
generar el inversor
Valor del 13º armónico que debe
Double TX
generar el inversor
Limitación en la generación de
Boolean RX
armónicos
Figura 10. Escenario experimental para el inversor inteligente SIDER. Valor de desequilibrio entre fases del
Double TX/RX
inversor
Este proyecto SIDER fue un marco de operación real, Limitación en la generación de
Boolean RX
donde el IED presentado en este trabajo demostró su corrientes de desequilibrio
capacidad para monitorizar los parámetros de la red e El prototipo SIDER, con PROCOM integrado, se presentó
intercambiar información con el equipamiento de potencia que en una reunión de demostración que tuvo lugar en Noviembre
constituía el inversor [21]. Por tanto, aunque el protocolo de de 2013, donde fue sometido a pruebas reales en presencia de
pruebas realizadas al prototipo validaba su comportamiento, empresas y operadores eléctricos (Elecnor, Endesa, Iberdrola
este se ha podido corroborar en un escenario de integración y Telvent) que participaban de observadores en este proyecto.
real. El equipo cumplió todos los objetivos planteados, El resultado fue un éxito y el prototipo SIDER pudo demostrar
integrándose con el resto del sistema (Fig. 11), monitorizando toda su potencialidad. Al término de la demostración tuvo
la interconexión con la red, aportando información de la
3276
lugar una reunión en la que investigadores y empresas
intercambiaron opiniones sobre los buenos resultados
obtenidos, insistiéndose en la necesidad creciente de ir
introduciendo cada vez más este tipo de equipos inteligentes
en la red. En la Fig. 12 se aprecian algunos momentos de esta
demostración final.
Figura 12. Algunos momentos durante la demostración experimental del
prototipo SIDER con el prototipo PROCOM integrado.
VI. CONCLUSIONES
El IED presentado se basa en la norma IEC 61000-4-30
para la monitorización de los parámetros fundamentales de la
red. Esto conlleva una buena sincronización en los intervalos
de medida de parámetros que evitará errores y offsets en el
resto de subsistemas del IED. La arquitectura del IED se ha
demostrado eficiente para una operación multifuncional, tanto
en calidad de energía como en protecciones. Su
implementación se ha basado en el reparto de tareas entre un
procesador y una FPGA. Para desarrollar esta arquitectura se
han utilizado lazos y pilas FIFO deterministas que aseguran el
cumplimiento de los requerimientos temporales de la
normativa. El diseño del IED, además de los lazos más
comunes para parámetros estacionarios (10 ciclos) y para
eventos aleatorios (1 ciclo), aporta un planteamiento original
implementado un lazo intermedio de 2 ciclos como
compromiso para medidas cuasi-estacionarias, orientado
principalmente a una mejora en la detección de situaciones en
las que entren en funcionamiento las protecciones.
Al equipo se le ha sometido a los protocolos de pruebas de
clase A y clase S de la norma IEC 62586-2. En este
documento se presentan sólo los resultados de clase A por ser
de mayor relevancia. Dichos resultados, a pesar de las
limitaciones de recursos para realizar estos ensayos,
demuestran que este equipo es firme candidato a ser
considerado de clase A según la normativa. La calidad de este
IED queda confirmada además por haber sido probado con
éxito en aplicaciones reales dentro del desarrollo del proyecto
SIDER (Smart Inverter for Distributed Energy Resources),
patrocinado por el Ministerio de Ciencia e Innovación de
España, en el que han colaborado varias universidades y
empresas.
IEEE LATIN AMERICA TRANSACTIONS, VOL. 14, NO. 7, JULY 2016
AGRADECIMIENTOS
Este trabajo ha sido posible gracias a la financiación del
Ministerio de Ciencia e Innovación de España, en el ámbito
del proyecto nacional de investigación denominado SIDER
(Smart Inverter for Distributed Energy Resources) con código
de contrato TEC2010 19242-C03-02.
REFERENCIAS
[1] I. Colak, E. Kabalci, G. Fulli, and S. Lazarou, “A survey on the
contributions of power electronics to smart grid systems,” Renew.
Sustain. Energy Rev., vol. 47, no. 1, pp. 562–579, Jul. 2015.
[2] W. Su, H. Eichi, W. Zeng, and M. Chow, “A Survey on the
Electrification of Transportation in a Smart Grid Environment,” IEEE
Trans. Ind. Informatics, vol. 8, no. 1, pp. 1–10, Feb. 2012.
[3] J. Enslin, “Integration of photovoltaic solar power - the quest towards
dispatchability,” IEEE Instrum. Meas. Mag., vol. 17, no. 2, pp. 21–26,
Apr. 2014.
[4] G. T. Heydt, “The Next Generation of Power Distribution Systems,”
IEEE Trans. Smart Grid, vol. 1, no. 3, pp. 225–235, 2010.
[5] F. Katiraei, C. Sun, and B. Enayati, “No Inverter Left Behind:
Protection, Controls, and Testing for High Penetrations of PV Inverters
on Distribution Systems,” IEEE Power Energy Mag., vol. 13, no. 2, pp.
43–49, Mar. 2015.
[6] D. Trebolle and T. Gómez, “Reliability options in distribution planning
using distributed generation,” IEEE Lat. Am. Trans., vol. 8, no. 5, pp.
557–564, 2010.
[7] A. M. Foley, I. J. Winning, and B. P. Ó. Gallachóir, “State-of-the-art in
electric vehicle charging infrastructure,” in 2010 IEEE Vehicle Power
and Propulsion Conference, VPPC 2010, 2010.
[8] K. Sharma and L. Mohan Saini, “Performance analysis of smart
metering for smart grid: An overview,” Renew. Sustain. Energy Rev.,
vol. 49, pp. 720–735, Sep. 2015.
[9] W. Angelino de Souza, F. Pinhabel Marafao, E. Verri Liberado, I.
Severino Diniz, and P. J. Amaral Serni, “Power Quality, Smart Meters
and Additional Information from Different Power Terms,” IEEE Lat.
Am. Trans., vol. 13, no. 1, pp. 158–165, Jan. 2015.
[10] A. Moreno-Munõz and J. J. González de la Rosa, “Integrating power
quality to automated meter reading,” IEEE Ind. Electron. Mag., vol. 2,
no. 2, pp. 10–18, 2008.
[11] C. Caruana, A. Sattar, A. Al-Durra, and S. M. Muyeen, “Real-time
testing of energy storage systems in renewable energy applications,”
Sustain. Energy Technol. Assessments, vol. 12, pp. 1–9, Dec. 2015.
[12] C. Benoit, A. Mercier, Y. Besanger, and F. Wurtz, “Deterministic
optimal power flow for smart grid short-term predictive energy
management,” in 2013 IEEE Grenoble Conference, 2013, pp. 1–7.
[13] D. L. Ransom, “Upgrading relay protection? Be prepared,” in 49th
IEEE/IAS Industrial & Commercial Power Systems Technical
Conference, 2013, pp. 1–8.
[14] C. Abbey, Y. Brissette, R. Lemire, and F. Zavoda, “Universal IED for
distribution smart grids,” in 22nd International Conference and
Exhibition on Electricity Distribution (CIRED 2013), 2013, pp. 0863–
0863.
[15] A. E. Legarreta, J. H. Figueroa, and J. A. Bortolin, “An IEC 61000-4-30
class A - Power quality monitor: Development and performance
analysis,” in 11th International Conference on Electrical Power Quality
and Utilisation, 2011, pp. 1–6.
[16] T. Radil and P. M. Ramos, “Power quality detection and classification
method for IEC 61000-4-30 Class A instruments,” in 2010 IEEE
International Instrumentation and Measurement Technology
Conference, I2MTC 2010 - Proceedings, 2010, pp. 691–696.
[17] R. Baetens, R. De Coninck, J. Van Roy, B. Verbruggen, J. Driesen, L.
Helsen, and D. Saelens, “Assessing electrical bottlenecks at feeder level
for residential net zero-energy buildings by integrated system
simulation,” Appl. Energy, vol. 96, pp. 74–83, Aug. 2012.
[18] P. Petvaldsky and P. Bilik, “Testing gapless measurement of PQA
according to IEC 62586-2,” in Proceedings of the 7th International
Scientific Symposium on Electrical Power Engineering,
ELEKTROENERGETIKA 2013, 2013, pp. 276–279.
[19] G. Jia and A. A. Taflanidis, “Non-parametric stochastic subset
optimization utilizing multivariate boundary kernels and adaptive
stochastic sampling,” Adv. Eng. Softw., vol. 89, pp. 3–16, Nov. 2015.
[20] I. Colak, G. Fulli, S. Sagiroglu, M. Yesilbudak, and C.-F. Covrig,
REAL CALVO et al.: INTELLIGENT ELECTRONIC DEVICE 3277

“Smart grid projects in Europe: Current status, maturity and future

scenarios,” Appl. Energy, vol. 152, pp. 58–70, Aug. 2015.
[21] E. Romero-Cadaval, V. M. Minambres-Marcos, A. Moreno-Munoz, R.
J. Real-Calvo, J. J. Gonzalez de la Rosa, and J. M. Sierra-Fernandez,
“Active functions implementation in smart inverters for distributed
energy resources,” in 2013 International Conference-Workshop
Compatibility And Power Electronics, 2013, pp. 52–57.

Rafael Jesús Real Calvo received his M.Sc. degree in

Telecommunications from the University of Vigo, Spain, in
1996. He has worked for companies such as Endesa and
Ericsson. Today is professor at the Department of Computer
Arquitecture, Electronics and Electronics Technology,
Universidad de Córdoba, Spain, being focused his teaching
activity in electronic systems and electronic instrumentation.
His main research activity is oriented towards the design of Intelligent
Electronic Devices (IEDs) in distributed generation power systems.

Antonio Moreno Muñoz is currently an Associate Professor

at the Department of Computer Science and Electronics
Engineering, Universidad de Córdoba, Spain, where and he is
Chair of the Industrial Electronics and Instrumentation R&D
Group. Nowadays he is the head of the Department. He
received his Ph.D. and M.Sc. degrees from UNED
“Universidad Nacional de Educación a Distancia”, Spain in
1998 and 1992. Member of several international committees (IEC /
CENELEC, Smart Grids Industrial Electronics Society IEEE, ISO, CIGRE /
CIRED). He is editor and publishing consultant for several international
journals. His research interests are focused on Smart Grids, Power Quality,
Electronic Instrumentation, and usability of complex systems.

Víctor Pallarés López received the B.Sc. degree in

automatics and industrial electronics from the University of
Córdoba, Spain, in 2004. He is a Full Professor at the
Department of Computer Architecture, Electronics and
Electronics Technology, University of Córdoba, Spain, with
his teaching activity on Instrumentation and the signals
processing. His main research activity is in the field of
distributed measurement systems, with particular attention to the development
of synchronization techniques suited to the monitoring applications in
distribution networks.

Miguel González Redondo received the B.Sc. degree in

automatics and industrial electronics from the University of
Córdoba, Spain in 2002. He is a Full Professor at the
Department of Computer Architecture, Electronics and
Electronics Technology, University of Córdoba, Spain, with his
teaching activity on industrial automation and programmable
logic controllers. His main research activity is oriented towards
the integration of real time communication models in Smart Grid..