Académique Documents
Professionnel Documents
Culture Documents
PROFESOR
ING. EMERSON CARRANZA MILLA
2017 - II
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
Contenido
1. PROBLEMA ..................................................................................................................... 3
2. OBJETIVOS ...................................................................................................................... 3
3. PROCEDIMIENTO DE LA SOLUCION DEL PROBLEMA ......................................... 3
SISTEMAS DIGITALES 2
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
1. PROBLEMA
Un sistema que mide periódicamente la temperatura, de un experimento de tratamiento de virus,
da la información mediante un número de 4 bits en complemento a dos.
Diseñe un sistema que detecte si la temperatura, medida en un determinado instante, se encuentra
en el rango de [-5,4].
a. Muestre el diagrama lógico eléctrico.
b. Verifique su funcionamiento con un ejemplo.
OBJETIVOS
Poner en práctica los conceptos aprendidos de compuertas lógicas y circuitos
logicos.
VARIABLES
Variables de entrada
ANALISIS
SISTEMAS DIGITALES 3
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
SOLUCION
0111 7
0110 6
0101 5
0100 4
0011 3
0010 2
0001 1
0000 0
1111 -1 Nos pide entre un rango de [-5,4].
1110 -2
1101 -3
1100 -4
1011 -5
1010 -6
1001 -7
1000 -8
SISTEMAS DIGITALES 4
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
AB C
1 1 1 1
1
B
1 1 1 1
A
1
SISTEMAS DIGITALES 5
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
2. PROBLEMA
Se dispone de la siguiente información:
F= (A+B+C) (A+B+D) (A´+B+C´)+(C+D)(B+D´)+(B´+C).
G, es un generador de bits de paridad impar
H, es un detector de números primos de 4 bits
a. Exprese F XNOR H, simplificada como suma de productos.
b. Exprese F XOR G, simplificada como producto de sumas.
OBJETIVOS
Poner en práctica los conceptos aprendidos de bits de paridad par e impar y las
distintas compuertas lógicas.
SOLUCION
SISTEMAS DIGITALES 6
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
a.
ABCD H F FXNOR H
0000 0 1 0
0001 0 1 0
0010 1 1 1
0011 1 1 1
0100 0 1 0
0101 1 1 1
0110 0 1 0
0111 1 1 1
1000 0 1 0
1001 0 1 0
1010 0 1 0
1011 1 1 1
1100 0 1 0
1101 1 1 1
1110 0 1 0
1111 0 1 0
AB C
1 1
1 1
B
1
A
1
b.
ABCD G F FXOR G
0000 1 1 0
0001 0 1 1
0010 0 1 1
0011 1 1 0
0100 0 1 1
0101 1 1 0
0110 1 1 0
0111 0 1 1
1000 0 1 1
1001 1 1 0
1010 1 1 0
1011 0 1 1
1100 1 1 0
1101 0 1 1
1110 0 1 1
1111 1 1 0
AB C
1 1
1 1
B
1 1
A
1 1
SISTEMAS DIGITALES 8
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
CIRCUITO LOGICO
SISTEMAS DIGITALES 9
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
3. PROBLEMA
DIAGRAMA DE BLOQUES
X1
X2
X3 E1 E2 E3
X4
X Y Z
SISTEMAS DIGITALES 10
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
X3X2 X1
1 1
1 1
X2
1 1
X3
1 1
X0
S1=X3’X2’X1+X3’X1X0+X3’X2X0+X2X1’X0+X3X2’X1X0
SISTEMAS DIGITALES 11
UNIVERSIDAD NACIONAL DE INGENIERIA
Facultad de Ingeniería Industrial y de Sistemas
CICLO 2017-II
X
S2
1 1
S1 1 1
S2= S1X’Y’+S1’XY+S1X’Y+S1XY’
SISTEMAS DIGITALES 12