FACULTAD DE INGENIERÍA

INFRAESTRUCTURA Y EQUIPAMIENTO DE
TECNOLOGÍA DE INFORMACIÓN I
I. GENERALIDADES

1.1 Asignatura : Infraestructura y Equipamiento de Tecnología de

1.2 Pre-requisito
1.3 Código de Asignatura
1.4 Créditos
1.5 Horas
1.6 Tipo de Asignatura
1.7 Ciclo
1.8 Semestre Académico
1.9 Inicio y Término
1.10 Docente Responsable
Información I
: Física II
: 200183
: 04 (Cuatro)
: 06 horas (02 horas teóricas - 04horas prácticas)
: Obligatorio
: V
: 2018 – 1
: Marzo – Junio de 2018
: Ing. Modesto Alarcón More

II. SUMILLA

El propósito del presente curso es el estudio de: Los fundamentos de diseño de los
circuitos combinacionales, circuitos secuenciales, dispositivos lógicos programables,
registros y transferencia de datos entre registros. La arquitectura y el funcionamiento de
los microcontroladores, el vínculo con su entorno. La arquitectura y el funcionamiento de
las computadoras, el vínculo con su entorno, estudiando para ello la arquitectura,
funcionalidad de los procesadores, de las memorias, de las unidades de control de entrada
y salida de datos; la interacción entre el procesador, la memoria principal y las unidades
de control de entrada y/o salida de datos; reconocimiento y configuración de los
componentes físicos y lógicos de un equipo informático moderno; máquinas virtuales; el
sistema operativo su arquitectura y el funcionamiento de cada uno de sus componentes.

III. OBJETIVOS

OBJETIVOS

General

Aplicar los aspectos centrales que hacen a la tecnología de la computación y conceptos

sobre hardware, plataformas y arquitecturas, para abordar las cuestiones vinculadas al
procesamiento y a las comunicaciones.

1
 Específicos

 Describir y aplicar las compuertas básicas y elemento de memoria para el diseño de

sistemas combinacionales y secuenciales.
 Analizar la funcionalidad de cada una de las partes que componen una computadora.

 Seleccionar los componentes necesarios para la construcción de un sistema de

cómputo dependiendo de los requerimientos de la aplicación.
 Comprender y analizar como los sistemas operativos administran los recursos del
sistema de cómputo.

I. CONTENIDO TEMATICO

UNIDAD 01: SEÑALES, SISTEMAS NUMERICOS Y PUERTAS LOGICAS

PRIMERA SEMANA
 Señales Analógicas y Digitales.
 Números decimal, binario, octal y hexadecimal.
 Conversión de un sistema numérico a otro.
 Puertas Lógicas: OR, AND, NOT, NOR, NAND, OR Exclusivo, NOR Exclusivo,
Circuitos Integrados TTL sus características.

UNIDAD 02: ALGEBRA BOOLE Y SIMPLIFICACION LOGICA

SEGUNDA SEMANA
 Operaciones y expresiones booleanas.
 Leyes y reglas del Algebra Boole.
 Mapa o Tabla de Karnaugh de 2, 3, 4 y 5 variables.
 Simplificación de funciones booleanas

UNIDAD 03: LOGICA COMBINATORIA MODULAR

TERCERA SEMANA
 Sumadores, restadores, comparadores.
 Diseño combinacional SSI

CUARTA SEMANA
 Decodificadores, Codificadores.
 Multiplexores, Demultiplexores.
 Diseño combinacional MSI
EXAMEN PARCIAL 1

UNIDAD 04: LÓGICA SECUENCIAL

QUINTA SEMANA
 Modelos de Mealy y Moore.
 Latch SR, D.
 Flip-Flops SR, D, JK y T.
 Análisis de circuitos secuenciales

2
SEXTA SEMANA
 Contadores y registros
 Diseño de circuitos secuenciales

SEPTIMA SEMANA
 Diseño de circuitos secuenciales síncronos mediante el uso de los modelos de
Mealy y Moore.

OCTAVA SEMANA
 Organización y funcionamiento de las memorias RAM y ROM.
 Uso y Aplicaciones de las memorias RAM y ROM.
EXAMEN PARCIAL 2

UNIDAD 05: ARQUITECTURA DE COMPUTADORAS

NOVENA SEMANA
PARTES FUNCIONALES DE UNA COMPUTADORA.

CPU, unidad de visualización, unidades de almacenamiento, periféricos.

El interior del CPU: El sistema de procesamiento de datos. Arquitecturas de
computadores: Von Neumann y Harvard. Arquitectura IA-64

DECIMA SEMANA
REPERTORIO DE INSTRUCCIONES
Modos de direccionamiento y formatos
Buses del sistema: Clasificación y jerarquía. Bus de datos, de direcciones, de control.
Procesador: camino de datos y control

DECIMO PRIMERA SEMANA

DISPOSITIVOS DE ALMACENAMIENTO
Jerarquía de memoria, tecnologías, memoria interna, memoria externa, mapeo de
memoria

DECIMO SEGUNDA SEMANA

DISPOSITIVOS DE E/S
Características, puerto paralelo, serial, USB, Firewire, eSATA. Periféricos de video,
audio, comunicación.
EXAMEN PARCIAL 3

UNIDAD 06: SISTEMAS OPERATIVOS

DECIMO TERCERA SEMANA

PROCESOS
Algoritmos de Planificación: Torneo mutuo, Prioridad, PEPS, Primer trabajo más corto,
Menor tiempo restante, Por niveles

DECIMO CUARTA SEMANA

ADMINISTRACIÓN DE LA MEMORIA

3
 Memoria Real y Memoria Virtual, paginación: Traducción de direcciones.
Modelos: Pura – Bajo demanda – Compartida, estrategias de reemplazo de páginas:
PEPS, LRU.etc -

DECIMO QUINTA SEMANA

ADMINISTRACION DE ENTRADA/SALIDA
Principios de Hardware y Software de E/S . Dispositivos de E/S
Algoritmos de Planificación en discos: PEPS, Cilindro más próximo, Elevador.

DECIMO SEXTA SEMANA

ADMINISTRACION DE ARCHIVOS
Sistema de Archivos: Funciones, jerarquía y organización. •Métodos de acceso- Matriz
para control de acceso. •Respaldo, Recuperación y Despachadores de archivos

DECIMO SEPTIMA SEMANA

EXAMEN FINAL.

II. ESTRATEGIA METODOLÓGICA

La metodología del curso está basada en:

 Clases teóricas expositivas.
 Implementación de circuitos en relación a casos reales.
 Aprendizaje basado en problemas.
 Aprendizaje por indagación
 Exposición y Diálogo
 Participación activa.
 Dinámica grupal

III. RECURSOS DIDACTICOS

Se utilizarán computadoras, circuitos integrados, protoboard, proyector multimedia,

videos, manuales, libros de consulta y software de simulación de circuitos electrónicos.

IV. EVALUACIÓN

Conforme a los lineamientos de evaluación, descritos en el Reglamento UCSS, la

evaluación es permanente y contemplará los criterios de: asistencia, participación
positiva en clase, desarrollo de prácticas, entrega puntual de las tareas y/o proyectos
académicos.

Las evaluaciones serán aplicadas según el Calendario Académico Lectivo UCSS de la

siguiente manera:

EVALUACIONES SEMANA
Examen Parcial 1 Cuarta (programado por el docente)
Examen Parcial 2 Octava (programado por el docente)
Examen Parcial 3 Decima Segunda (programado por el docente)
Examen Final Decima Séptima (programado por la Facultad)

4
 Los exámenes son de naturaleza acumulativa, es decir, la evaluación parcial no es
cancelatoria. La evaluación final incluye todos los contenidos del syllabus.

El promedio final del curso es producto de una media ponderada y considera los
siguientes pesos:
EVALUACIONES PORCENTAJES
Examen Parcial 1 10 %
Examen Parcial 2 20 %
Examen Parcial 3 20 %
Evaluación continua 20 %
Examen Final 30 %

V. BIBLIOGRAFIA

 ABRAHAM SILBERSHTZ – P, GALVIN, “Sistemas Operativos – Conceptos

fundamentales”. Editorial Addison –Wesley Iberoamericana, 2000
 ANDREW S. TANENBAUM, “Organización de Computadoras un enfoque
estructurado”. Editorial Pearson Education, 2000
 ANDREW S. TANENBAUM, “Sistemas Operativos – Diseño e
Implementación”. Editorial Prentice Hall HispanoAmericana, 2001.
 BAENA, C, BELLIDO, M. J. MOLINA, A. J, PARRA, M, VALENCIA, M.,
“Problemas de Circuitos y Sistemas Digitales”. Editorial McGraw – Hill 1997.
 BARRY B. BREY, “Los microprocesadores INTEL. Arquitectura, programación
e Interfaz de los procesadores 8086/8088, 80186/80188, 80286, 80386, 80486
Pentium, Pentium Pro y Pentium II”. Editorial Pearson Education, México 2001.
 FLOYD, THOMAS L. “Fundamentos de Sistemas digitales”. Editorial. Prentice
Hall, 2000.
 MILAN MILENKOVI, “Sistemas Operativos – Conceptos y
Diseño”. Editorial Iberoamericana de España, 2000.
 MORRIS MANO, “Ingeniería Computacional. Diseño del
Hardware”. Editorial Pretice – Hall, 1995.
 PETER ABEL, “Lenguaje ensamblador y programación para IBM PC y
Compatibles”. Editorial Pearson Education, 1999.
 STALLINGS, WILLIAM, “Organización y arquitectura de
computadoras”. Editorial Español, 2000.
 STALLINGS, WILLIAM, “Sistemas Operativos”. Editorial Prentice Hall
HispanoAmericana, 2002.