Vous êtes sur la page 1sur 12

Nombres : Diego Choque Centón

: Julio Terán Trujillo

Curso : Circuitos Digitales II

Docente : Ing. María Elena Vildozo Zambrano

Facultad : Ing. Electrónica

Tema : Secuencias alternadas (Flip Flop)

Fecha : 25/05/2017
SERIE DE 3 BITS USANDO FLIP FLOP

TIMER 555

El temporizador IC 555 es un circuito integrado (chip) que se utiliza en la generación de


temporizadores, pulsos y oscilaciones. El 555 puede ser utilizado para proporcionar retardos de
tiempo, como un oscilador, y como un circuito integrado flip flop. Sus derivados proporcionan
hasta cuatro circuitos de sincronización en un solo paquete.
Fue introducido en 1971 por Signetics, el 555 sigue siendo de uso generalizado debido a su
facilidad de uso, precio bajo y la estabilidad. Muchas empresas los fabrican en versión
de transistores bipolares y también en CMOS de baja potencia. A partir de 2003, se estimaba que
mil millones de unidades se fabricaban cada año. Este circuito suele ser utilizado para trabajos
sencillos como trabajos escolares, debido a su bajo costo y facilidad de trabajar con él.

Modo astable 555

En la Figura tenemos el circuito básico de la 555 en la configuración astable.


Este circuito puede generar señales de 0,01 Hz a 500 kHz, y los valores límite para los
componentes utilizados son:

La frecuencia de oscilación viene dada por:

𝑓 = 1,44 /[(𝑅1 + 2𝑅2) 𝐶]

Dónde:

f es la frecuencia en hercios

R1 y R2 son los valores de la resistencia en ohmios

C es la capacitancia en farads.

El tiempo en el que la salida permanece en el nivel alto está dado por:

𝑇ℎ = 0,693 𝑥 𝐶 (𝑅1 + 𝑅2)

El tiempo en el cual la salida permanece en el nivel bajo está dada por:

𝑇𝑙 = 0,693 𝑥 𝑅2 𝑥 𝐶

Tenga en cuenta que, en esta configuración, el ciclo activo no puede ser 50% en cualquier caso,
debido a que el de tiempo de carga del capacitor es siempre mayor que el tiempo de descarga.
Para obtener ciclos activos más pequeños son ámbitos en los que se cambian las trayectorias de
las corrientes de carga y descarga.

También es importante tener en cuenta que la carga y descarga del capacitor permite a la
obtención de una forma de onda de diente de sierra sobre este componente.

Esto es un punto del circuito en el que esta señal es de alta impedancia y por lo tanto no se puede
utilizar directamente para excitar cargas de potencia más altas.
Si se desea obtener ciclos de trabajo del 50%, se deben conectar dos diodos, tal como se muestra
en la siguiente figura:

Flip Flop

Descripción y Símbolo del flip flop tipo D:

El flip-flop tipo D es un elemento de memoria que puede almacenar información en forma de un


“1” o “0” lógicos. Este flip-flop tiene una entrada D y dos salidas Q y Q. También tiene una entrada
de reloj, que en este caso, nos indica que es un FF disparado por el borde o flanco descendente
(ver el triángulo y la pequeña esfera en la entrada en los diagramas inferiores). Si el flip flop se
disparara por el borde ascendente sólo aparecería el triángulo (no hay la pequeña esfera).
El flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten poner a la salida Q
del flip-flop, una salida deseada sin importar la entrada D y el estado del reloj. Estas entradas son:
 PRESET (poner) y
 CLEAR (Borrar).
Es importante notar que estas son entradas activas en nivel bajo (ver la bolita o burbuja en la
entrada). Ser activo en nivel bajo significa que:

 Para poner un “1” en la salida Q se debe poner un “0” en la entrada PRESET


 Para poner un “0” en la salida Q se debe poner un “0” en la entrada CLEAR
Modos de disparo del Flip Flop tipo D
Dependiendo del tipo de entrada de reloj se producirá un cambio diferente en la salida. En
los diagramas siguientes se muestran los diferentes tipos de entradas de reloj del flip flop tipo D.
– En el caso del gráfico inferior habrá un cambio en el estado del flip-flop tipo D (ver la salida Q)
cuando en la entrada de reloj se detecte un nivel positivo. Cuando en nivel del reloj es alto se lee
la entrada del – (D) y se pone en la saluda Q el mismo dato.
– En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte un nivel negativo. Ver la pequeña bolita o burbuja. Cuando en nivel del reloj es alto se lee
la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato.

– En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte un nivel negativo. Ver la pequeña bolita o burbuja. Cuando en nivel del reloj es alto se lee
la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato.

– En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o anterior). Ver el
pequeño triángulo. Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-flop
(D) y se pone en la saluda Q el mismo dato

– En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se
detecte el momento en que el nivel pase de alto a bajo (flanco descendente o posterior). Ver el
pequeño triángulo y bolita o burbuja. Cuando en nivel del reloj cambia de alto a bajo se lee la
entrada del flip-flop (D) y se pone en la saluda Q el mismo dato.
Compuertas Lógicas

Diagrama Integrado:

7404(NOT):

El circuito 7404 integra 6 puertas inversoras con los terminales de alimentación.

Este es su aspecto:

Familias Disponibles:

 74LS04
 74HC04
 7404

7408(AND):

Para utilizar una de estas puertas se debe alimentar el circuito a 5 Voltios y conectar los terminales de
dicha puerta. Cada una de ellas es independiente del resto.

Por otra parte el circuito 7408 integra también cuatro puertas, pero ahora multiplicación (AND) y sus
terminales de alimentación.

 Familias Disponibles:
 HD74LS08P
 HD74LS08FPEL
 HD74LS08RPEL

7432(OR):

Este circuito integrado consta de 4 puertas OR de dos entradas con salida en Tótem Pole. Su función es
realizar la suma lógica de las dos variables de entrada.

Familias Disponibles:

 NTE74LS32
 7432
 SN74LS32
 DM74LS32
Circuito a Nivel Integrado:

Timer:

Flip Flop (D):

7404(NOT):
7408(AND): 7432(OR):

Tablas de verdad:

NOT 7404

ENTRADA SALIDA

1 0

0 1

AND 7408

A B SALIDA

1 1 1

1 0 0

0 1 0

0 0 0
Tabla de Función de Flip Flop (D):

Tabla de Verdad de laboratorio:

x A B C 𝑨𝒕+𝟏 𝑩𝒕+𝟏 𝑪𝒕+𝟏 𝑫𝟏 𝑫𝟐 𝑫𝟑


0 0 0 0 0 0 1 0 0 1
0 0 0 1 1 0 0 1 0 0
0 0 1 0 0 0 1 0 0 1
0 0 1 1 0 0 1 0 0 1
0 1 0 0 1 0 1 1 0 1
0 1 0 1 1 1 1 1 1 1
0 1 1 0 0 0 1 0 0 1
0 1 1 1 0 0 1 0 0 1
1 0 0 0 0 1 0 0 1 0
1 0 0 1 0 0 0 0 0 0
1 0 1 0 0 1 1 0 1 1
1 0 1 1 1 1 0 1 1 0
1 1 0 0 0 0 0 0 0 0
1 1 0 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0

1
1 1

̅𝑩
𝑫𝟏 = 𝑨𝑿 ̅ + 𝑿𝑨
̅ 𝑩𝑪 + 𝑿
̅𝑩̅𝑪

̅𝑩
𝑫𝟏 = 𝑿 ̅ (𝑨 + 𝑪) + 𝑿𝑨
̅ 𝑩𝑪
1

1 1 1
̅ 𝑨𝑩
𝑫𝟐 = 𝑿 ̅ 𝑪 + 𝑿𝑨
̅ 𝑩 + 𝑿𝑨
̅𝑪̅

̅ 𝑨𝑩
𝑫𝟐 = 𝑿 ̅ 𝑪 + 𝑿𝑨 ̅)
̅ (𝑩 + 𝑪

1 1 1
1 1 1 1

̅𝑪
𝑫𝟑 = 𝑿 ̅+𝑿
̅𝑨 + 𝑿
̅𝑩 + 𝑨 ̅
̅ 𝑩𝑪

̅ + 𝑨 + 𝑩) + 𝑨
̅ (𝑪
𝑫𝟑 = 𝑿 ̅
̅ 𝑩𝑪

Simulación:
1

U1:A(CLK)

U1:A U1:B U2:A


10
4

4
1

2 5 12 9 2 5
S

D Q D Q D Q
3 11 3
CLK CLK CLK
6 8 6
Q Q Q
R

R
1

13

7474 7474 7474

U5:A U3
1 2

7404 U4:B
AND_3 4
6
5
U10
U4:A 7432 U6
1
3 U9:A
2 1
OR_3 3
7432 AND_4 2

7408

U11 U12:A
1
3
U7 2

AND_3 7432
U4:C
9
AND_4 8
10

7432

U8

AND_3

U4:D
12
11
13

7432
CONCLUSIONES:

Diego Choque Centón:


Julio Terán Trujillo: