CARACTERISTICAS DE OPERAҪÃO DOS FLIP-FLOPS

Definição de termos

 Relógio: sinal eléctrico periódico que provoca a mudança de estado do elemento

de memória; (transição de subi da ou descida, nível alto ou baixo);

 Atraso de propagação: tempo máximo depois do evento de relógio (transição

de subida ou descida) até a mudança do valor na saí da do flip-flop
(𝑇𝑃𝐻𝐿 𝑒 𝑇𝑃𝐿𝐻 );

 Tempo de setup: tempo mínimo antes do evento de relógio (transição de subi

da ou desci da) em que a entrada precisa estar estável (𝑇𝑆𝑈 );

 Tempo de hold: tempo mínimo depois do evento de relógio (transição de subi

da ou descida) durante o qual a entrada precisa continuar estável (𝑇ℎ ).

Tempos de Atraso de Propagação

Figura 1: Atraso de propagação de BAIXO para ALTO (1a), Atraso de propagação de

ALTO para BAIXO (1b),
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

a) Atraso de propagação 𝑇𝑃𝐿𝐻 medido apartir da borda de disparo do pulso e clock

para a transição de nível BAIXO para nível ALTO na saída.

b) Atraso de propagação 𝑇𝑃𝐻𝐿 medido apartir da borda de disparo do pulso de clock

para a transição de nível ALTO para nível BAIXO na saída.
Tempos de subida e descida

Por padrão, o clock irá variar na borda de subida ou seja, quando a entrada
de clock variar de 0 para 1. Contudo, o atributo Gatilho permitirá que essa mudança
ocorra na borda de descida (quando a entrada de clock variar de 1 para 0), ou em nível
baixo (enquanto a entrada de clock permanecer em 0).

Figura: Tempo de pulso positivo

Fonte: https://www.google.co.mz/search?dcr=0&ei=YD2ZWvD3

Figura: Tempo de pulso negativo

Fonte: https://www.google.co.mz/search?dcr=0&ei=YD2ZWvD

Tempo de Setup e Hold

Figura 2: Tempo de setup(a), tempo de hold (b)

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops
Frequência de clock Máxima
A frequência de clock máxima (𝑓𝑚𝑎𝑥 ) é a maior taxa na qual um flip-flop pode ser
disparado confiavelmente. Nas frequências de clock acima da máxima, o flip-flop pode
não ser capaz de responder de forma suficientemente rápida sendo a sua operação
prejudicada.

Largura do pulso
As larguras de pulso mínimas (𝑡𝑊 ) para uma operação confiável são geralmente
especificadas pelo fabricante para as entradas de clock, preset e clear. Tipicamente, o
clock é especificado pelos seus tempos de nível ALTO e nível BAIXO mínimos.

Temporização
Um flip-flop em combinação com um Schmitt Trigger pode ser utilizado para a
implementação de um arbitro em assíncronos. Os flip-flop com clock estão predispostos
a um problema chamado de metaestabilidade, que ocorre quando um dado ou uma
entrada de controlo está mudando no momento do pulso de clock. O resultado é que a
saída pode se comportar imprevisivelmente, levando muito tempo mais que o seu
normal para se estabilizar no seu estado correto, ou mesmo oscilando uma série de
vezes antes de se estabilizar. Gerando por exemplo a queima de um equipamento dentro
de um sistema de um computador, isto pode levar a uma corrupção dos dados ou
travamento.

Figura 3: Temporização dos FF

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Existe uma “janela” de tempo em torno da subida ou descida do relógio durante a qual a
entrada precisa permanecer estável e inalterada para que seja correctamente
reconhecida.

Figura 4: Temporização estável e inalterada

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops
 Figura 5: Temporização estável alterando
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Especificações de tempo típicas

Tempos de Setup e Hold

Largura de clock mínima

Retardos de propagação (0 para 1, 1 para 0, máximo e típico)

Figura: Especificações de tempo típicas do FF

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Todas as medidas são feitas a partir do evento de clock, isto é, a partir da borda de
subida de clock.

Falha de Sincronização

Ocorre quando a entrada do flip-flop muda próximo a borda do clock.

 O FF pode e entrar num estado metaestavel˗ nem 0 nem 1

 O FF pode permanecer neste estado indefinidamente
 Figura: Probabilidade baixa, mas não nula, de que a saída do FF fique presa em um
estágio intermediário
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Figura: Gráficos no osciloscópio demonstrando falha de sincronização e eventual

decaimento ao estado permanente
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Procedimentos a ter em conta com a falha de sincronização

Probabilidade de falha não pode ser reduzida a 0, mas pode ser diminuída:

1. Desacelerar o Clock do sistema: isto da ao sincronizador mais tempo para entrar

em um estado permanente; falha de sincronização se torna um grande problema
para sistemas de alta velocidade;
2. Usar no sincronizador a tecnologia mais rápida possível
3. Cascatear dois (2) sincronizadores: isto efectivamente sincroniza duplamente.
 Figura: Dois (2) sincronizadores em cascata (sistema síncrono)
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

CONCLUSAO

Findo o presente trabalho,o grupo conclui que os flip-flops são circuitos integrados
básicos de memória (sequenciais),leds,chaves e resistência na implementação de
circuitos divisores de frequência, de circuitos que eliminam o problema da trepidação de
chaves mecânicas de registadores. A implementação do flip-flop foi feita utilizando
portas nand e sua tabela verdade foi feita aplicando os valores possíveis na entrada e
observando a saída pelos leds. Portanto os flip-flops são aplicados em muitos ramos
como por exemplo: Armazenamento de dados (memoria),contadores digitais, divisão de
frequência de uma forma de onda periódica.