Académique Documents
Professionnel Documents
Culture Documents
Clase 4
MEMORIA INTERNA
Funcionamiento de la Computadora
La memoria del Computador está
constituido por la memoria interna
y la Memoria externa.
Memoria interna: directamente
accesible por el procesador
Memoria externa: accesible por el
procesador mediante módulos de
entrada y salida
Características
Ubicación
Capacidad
Unidad de transferencia
Métodos de acceso
Performancia (prestaciones)
Dispositivo físico
Características físicas
Ubicación
CPU
Memoria local en forma de registro
Interna
Memoria Principal
Externa
Secundaria: discos, cintas
Capacidad
Tamaño de la palabra
Número de palabras
Unidad de transferencia
Interna
Usualmente definida por el ancho del bus
de datos
Externa
Usualmente un bloque es mucho mayor
que varias palabras
Conceptos Relacionados con la
Memoria
Palabra
Unidad natural de Organización de la
memoria
Unidades direccionables
En muchos sistemas es la palabra
Aunque se puede direccionar a nivel de
Byte
Metodos de acceso
Aleatorio(Random)
Cualquier posición de memoria se direcciona
aleatoriamente.
El tiempo de acceso es independiente de la
posición a accesar
Ejemplo: Memoria Principal.
Asociativa
Una palabra es recuperada basándose en una
porción de su contenido en vez de su dirección.
Ejemplo la memoria caché
Performancia (prestación)
Tiempo de acceso
Tiempo que tarda en realizarse una operación de
lectura o escritura
Tiempo de ciclo de memoria
La memoria requiere un tiempo de recuperación
antes de realizar el siguiente acceso
Tiempo de acceso + Recuperación
Velocidad de transferencia
Velocidad con que los datos puedes ser
transferidos
En memorias aleaorias coincide con el inverso del
ciclo de memoria
Dispositivo físico
Semiconductor
RAM, DRAM
Magnetico
Disco, diskette, cinta
Optico
CD, DVD
Caracteristicas físicas
Volatil
No volatil
Borrable/No Borrable
Power consumption
Jerarquía de la memoria
Jerarquía de la memoria
Las restricciones de la memoria de un
computador se puede reducir en
gestionar:
Cuanta memoria
Cuan rápida
A que costo
Jerarquía de la memoria
Está relacionado con el costo, la
Capacidad y el tiempo de acceso
A menor tiempo de acceso, mayor
costo por bit
A mayor capacidad menor costo por
bit
A mayor capacidad, mayor tiempo de
acceso
Jerarquía de la memoria
Cuando se desciende en la jerarquía se
tiene lo siguiente
Disminución del costo por bit
Incremento de la capacidad
Incremento del tiempo de acceso
Disminución de la frecuencia de
acceso a la memoria por parte del CPU
Memoria Principal
Semiconductora
Memoria de acceso aleatorio
Tipos
ROM
RAM: estáticas dinámicas
EPROM
Flash : Borrado electricamente por
bloques
EEPROM: borrado electricamente por
Bytes
Señales de las memorias de
acceso aleatorio
Dirección N2
E/S
N2 Datos
2 XN1 N1
Control
__
CE
DRAM SINCRONA (SDRAM)
64MB
Cronogramas de Lectura/Escritura
Ciclo de Lectura
CS*
OE*
WE*
t. acceso
Cronogramas de Lectura/Escritura
Ciclo de Escritura
CS*
OE*
WE*
t. setup
Interconexión CPU-Memoria
A0-A31 A0-A31
D0-D63 D0-D7
AS CS
R/W OE
Vcc WE Vcc
GND GND
CLK CLK
CPU Memoria de
4Gb x 8
El Mapa de Memoria
$00000000
RAM 32 Mb
$02000000
$FFFF8000 EEPROM 4 Kb
$FFFFC000
ROM/PROM 16 Kb
CPU 12 4 Kbytes
Kbytes
4 bits
Chip de Memoria
16 bits
- El Espacio de
Hay que direccionamiento
agrupar chips
para conseguir - La longitud de la
celda de memoria
Organización Agrupación por Longitud de Celda
7 4 3 0
0000
Chip Chip
1 2
Sistema con una 2F00 16 K
Memoria de 16K x 8 3FFF
con Módulos de 16K x 4
8 bits
CPU
A0-A13 A0-A13 A0-A13
AS CS Chip CS Chip
R/W OE 1 OE 1
D0-D7 WE D0-D3 WE D0-D3
CPU
A0-A13 A0-A11 A0-A11 A0-A11 A0-A11
AS CS CS CS CS
Chip Chip Chip Chip
R/W OE OE OE OE
1 2 3 4
WE WE WE WE
D0-D7 DD0-D
0-D77 DD 0-D
0-D 77 DD0-D
0-D77 DD0-D
0-D77
CS
CS CS CS
ROM RAM
2Kx8 2Kx8 E/S
RECOMENDACION
LO MEJOR ES QUE SE TOMEN EN
CUENTA TODOS LOS BITS DE
DIRECCIONAMIENTO DEL CPU
A6 - A0 A8 - A0
7 D0-D7 9 D0-D7
2 X8 2 X8
Control Control
__ __
CE CE
RAM 0 6000H-607FH 0 1 1 0 0 0 0 0 0 X X X X X X X
RAM 1 6080H-60FFH 0 1 1 0 0 0 0 0 1 X X X X X X X
RAM 2 6100H-617FH 0 1 1 0 0 0 0 1 0 X X X X X X X
RAM 3 6180H-61FFH 0 1 1 0 0 0 0 1 1 X X X X X X X
ROM 0 7400H-75FFH 0 1 1 1 0 1 0 X X X X X X X X X
ROM 1 7600H-77FFH 0 1 1 1 0 1 1 X X X X X X X X X
Mapeo de Direcciones de Memoria
Ejercicio
Se tiene un Microprocesador de 16 bits de
direcciones y 8 bits de datos, emplea
memorias ROM’s de 1kx8, RAM’s de 256x4
y unidades de I/O (interfaces) de 8
registros cada uno, hacer un diagrama de
conexión a nivel de bus de direcciones y de
datos el cual mapee 3k de ROM a partir de
la dirección de memoria 8000H, 1K RAM a
partir de la dirección de memoria C000H y
dos unidades de I/O a partir de la dirección
de I/O B0H