ffiwww&ms ffi&getrffis

H Hi I r'u.tu u[,, -!'Ul'H

Paru poder comenzar u construir lo que padríamos llamar nueslro "edfficio
digiful", deberús conocer los "ludrillos" que constitayen los elementos btÍsicos de
clicho ediJicio.
Esos elementos btisícos son las "puertas lógicas".
Es importante que interpretes perfectumente el cometido de cada unu de ellas
ya que tido et deiuryollo posterior se basu en combinuciones con ellas.
Las experiencias que te proponemos te vun a ayudar muchísimo u comprender
los conceptos teóricos porqae los vas a comprobur realmente

r----
-' rr -@
aprenderós:
I

-l*¡l Con este capítulo

2.i. Retornemos el caso Práctico I

.{_g) W A manejar las primeras herramientas

:.. i . i" Una nueva Puerta <l ra
2.2. Puertas básicas de trabaio para elaborar soluciones
-l'i--l:-r'. mediante circuitos lógicos combinacio-
1.1.1 . Puertas complementarias o negadas J¡r
nales, Para ello será imprescindible
2"3. Álgebra de Boole -l'--:\i-l
interpretar correctamente las bases del
2.l i. Funciones básicas booleanas "-r'.=-Ü
álgebra de Boole.
{.: t3
l"l.l" Postulados t*
2.3.3. Propiedades
"-:-i.---ti i);> A conocer algunas aplicaciones prócticas
2.3.-1. Teoremas
...-Jl y cómo resolverlas usando determinadas
1.1.5. Utilización de puertas NAND y NOR a*-r; puertas lógicas. Las funciones canónicas
Funciones canónicas constituyen en sí una solución al problema
2.,É" =,-s
--.1
"i-"Y
-1.:1. Notación simplificada de expresiones canónicas
i . :-t ¡- l
planteado, por lo que directamente debes
2..1" I . Minimización de funciones lógicas
r-=Y
qj_ÁJ implementarla con puertas AND y OR en
1..1. L Mapas de Karnaugh cr-- {J el caso de usar minitérminos o con puer-
Autoevaluación tas ORy AND (sólo cambia el orden en el
Prácticas de laboratorio conexionado ) si utilizas maxítérminos.
V;>" A usar un método desarrollado por Kar-
naugh para conseguir simplificar las fun-
ciones canónicas.

i; W En practicas manejarás las puertas lógi- i

.Lt cqs y comprobarás experimentalmente su I

{--.\l funcionamiento. i

:
 ffi Retomemos el caso práctico
Retomemos el sistema de control de una alarma analizado en el Capítulo 1 (punto
1.6.1). En la Tabla 2.1 recordamos la Tabla de Verdad conespondiente.

nivel máx' nivel mín. habilitación alárrna

fila :s
:,t ,H: :' El EO

0 0 0 0 0

I 0 0 1 t
:

2 0 1
n 0

J 0 1 1 0

4 1 0 0 0

5 1 0 1 1

fJ 1 1 0 0

7 1 1 1 1

Tabla 2.1, Tabla de Verdad del sistema resuelto anteriormente

Observa la fila 7. La señal de alarma adoplará la salida I si tanto la entrada E2

como la El y la E0 poseen el nivel lógico 1. Comercialmente existe una puerta que
responde a esta especificación. Se denomina puerta AND ("y", en inglés), puesto
que la salida será 1 sólo si E2 y E1 y E0 también son 1.
¡ii
lll ez rl eoi s,
*o-i*;--, i

E2 Io o
0 0110l
E1 0 1 0t 0
o 1 rio
i

ir o oi o
¡

EO

1o 1,0 j'

,1 1 0t 0
i 1 I ]i I
:

Figuta 2.1. Símbolo de la función lógica AND de tres entradas con su Tabla de Verdad

A la salida la llamamos S, porque es una solución parcial a nuestro proyecto.

Ahora bien, en la combinación planteada en las filas I y 5 no podremos utilizar

esta puerta ya que:

Enlafilal S-l cuando E2 0,E1: : 0 y E0 : Iy

Enlafila5 S:l cuando E2: 1, El : 0 y E0 : 1

Para poder usar una puefta AND para resolver las dos situaciones citadas necesi-
tamos una puerta que invierta el nivel de las señalesE2y El en el caso de la fila 1

y sólo invertir El en la fila 5. Esta pueda existe comercialmente y se denomina puer-

ta NOT o inversora.

,)*'

Figura 2.2. Síml¡olo de la puerta lógica NOT y su Tabla de Verdad

De modo que, si utilizamos convenientemente las puerlas AND y NOI podríamos

plantear el circuito lógico que resuelve las tres filas de la Tabla de Verdad en la que
la salida es igual a 1. Tal circuito se muestra en la Figura 2.3.

ITES-Ptnmwro
20 G)
 ry
Puertas lógitas

E2 E2 El EO sl s5 s7
E1
EO 0 00 000
0 01 100
S_0 10 000
'o 11 000
00 000
01 010
10 000
11 001
Figura *.3" Solución, aún incompleta, al problema propuesto

Pero aún falta reunir las tres salidas parciales en una sola. E,s decir, necesitamos
una puerta lógica de tres entradas cuya salida sea igual a 1 cuando cualquiera de sus
entradas sea igual a I . Esta puerla también la podemos conseguir en tiendas de elec-
trónica y se denomina puerta OR ("o", en inglés). En la Figura 2.4 podemos verla.

s7 ss s1 S

s1 0 00 U
0 01
s5 0 10
U 11
s7
00
01
10
11

Figura 3"4. Puerta lógica OR y su Tabla de Verdad

Pues bien, ya tenernos resuelta la implementación de nuestro Sistema de Alarma

mediante la utilización de las puertas lógicas básicas. Como puedes observar, en la
Figura 2.5 se ofi'ece el circuito que resuelve el sistema.

E2 E1 EO S

0 00 0
0 01 1

0 10 0
0 11 0
00 0
01 1

10 0
11 1

Figura 2.5. Circuito lógico y Tabla de Verdad que controla la alarma del tanque

TAREA 1:

Si has comprendido el funcionamiento de las tres puefias básicas que aca-

bas de conocer, te proponemos que resuelvas el circuito lógico que propor-
ciona la salida M para avisar al personal de mantenimiento de la necesidad
de revisar los sensores de nivel (Capítulo 1, Apartado 1.6.1).

@ ITES-PnanNtwro
21
 {B
Pueffis lógicas

TAREA 2:
Aplica a ambos circuitos las condiciones de entrada para todas las filas de
la-Tabla de Verdad a fin de comprobar que efectivamente se cumple, susti-
tuyendo las entradas por sus valores reales y analizándolos a lo largo del
circuito.

2,X,1 Una nla;eve pt"u#rtfr

En el ejemplo de diseño de un circuito para el control del depósito de agua hemos
conocido tres de las cuatro puertas que componen los pilares de la légica combina-
cional. Conoceremos ahora cuál es la cuarta puefta.

Para comprender mejor su funcionamiento vamos a plantearnos solucionar la

siguiente cuestión: necesitamos activar una señal luminosa, por ejemplo, cuando la
ventana y la puerta de nuestra habitación están AMBAS en la misma situación, es
decir: ambas abierlas o ambas cerradas.

Antes de plantear la Tabla de Verdad del sistema propuesto debemos definir los
niveles de los sensores que usaremos para determinar el estado de los componentes
del sistema.

Sensor del estado de puerta SP: 0 cuando la puerta está cerrada

SP: 1 cuando la puerta está abierta

Sensor del estado de la ventana SV:0 cuando la ventana está cerada

SV: I cuando la ventana está abierla

Comercialmente disponemos de una puerta que nos soluciona el funcionamiento

propuesto y se denomina puerta XOR o bien OR-exclusiva. Como podrás compro-
bar, se trata de una puefta muy similar a una OR, pero tiene una diferencia, por eso
decimos que es distinta, o sea "exclusiva".

La Figura 2.6 presenta la puerta que completa el grupo de cuatro puertas básicas
de la lógica binaria combinacional.

1
Presla abenciín al truquillo o*V AB s
que te damos... ó 00 ñ
"En una puerLa XOR con
más de dos entradas, si el
número de "1" que recibe es
;]D S
01
10
11
1

impar la salida lendrá el

Figr*r'a 2"6" Símbolo de la puerta XOR con su Tabla de Verdad
nivel "1", mientras que si es
par,la salida será "0".

¿,Podrías implementar el problema propuesto para tu habitación con las tres

pueftas estudiadas anteriormente?
Puedes seguir los pasos del ejemplo de la alarma del tanque.

ry'l
hh
@ ITES-P¡nnwr,'tro
 Puertas
a
ló&s

WPuertas básicas
En la Figura 2.7 se presentan las cuatro puertas lógicas estudiadas hasta ahora. Por
simplicidad se han considerado puertas de sólo dos entradas'
podrás observar que en cada puerta se ha añadido la ecuación correspondiente.

Tabla de verdad I

Aelsi
ABisi
iAI
ó-l
o*'o T*
S=A'B; ó;iój
l oio i

i 11
I
i ,.1.,._l_.",,i

Símbolo Ecuación . Tabla de verdad

""1--"*--**"*"-"--*"1
i A ;*i -6*i
¡---"-- .--...... j-....- -. -*i
i
i

.=o*,i i 3-?'i-?-i i
ii1011:i
i¡11:1:¡
lill;lil
i
i1

Tabla de verdad

:
l

ill>'
1

xo* S=A@Bi

Figura 2.7. Las cuatto puertas básicas: pilares de la lógica combinacional

2.2,1 Puertas complementarias o negadas

Denominamos pueftas complementarias a aquellas cuyo funcionamiento es exac-
tamente el inversó de las básiCas. A continuación se detallan las puertas complemen-
tarias tal como se detallaron las básicas.

*r"#0" -"il:--;'¡'i'-**
i i ;;;;"ñ-i- rabra de verdad i

Figura 2.8. Puertas complementarias de las básicas

@ ITES-Ptmuwro 23
 f&
Pueñs lógicas

Función Símbolo Ecuación Tabla de verdad

AE S

S S:A+B 00 1

010
100
110
Función Símbolo Ecuación Tabla de verdad

AB S

XNOR
;l>s s:aos 00
010
100
111
1

Función Símbolo Ecuación Tabla de verdad

DIRECTA o#' S:A

AS
00
11
Figura 2.8. Puertas complemenlarias de las básicas

W figebra de Boole
E,l matemático George Boole (1815-1864) desarrolló una teoría que se conoce
como el álgebra de Boole, nrediante la cual operamos con números binarios, es
decir, con variables que sólo pueden tomar uno de los dos estados posibles. En nues-
tro caso, simbolizados por 0 y 1.

2.3.1 Funciones básicas booleanas

Utilizando interruptores y pilotos desarrollaremos las funciones booleanas bási-
cas, para 1o cual vamos a establecer los siguientes criterios:
George Boole

A: 0 interruptor abierto S:0pilotoapagado

A: I interruptor cerrado S: 1 piloto encendido

FUNCIÓN IGUALDAD
r$ AS AS
+v+-olo--{--1 S=A 00
...¿Sabías que George 3oole
a la edad de 16 años ya
11
daba clases de maLemáLi' FUNCION SUMALOGICA
cas y que luego fundó su A
propio colegio? lo- J AB S
-"--¿*141 S=A+B 00 0
01 1

101
111
FUNCION PRODUCTO LOGICO
ABS AB S

*vo4d$. S=A'B 00
01
0
0
100
11 1

Figura 2"9" Simbología de las funciones booleanas

A ITES-PaMN^tro
24
 r'.t
Puertas lóffias

2,3.2 Postulados
En la Figura 2.10 se representan algunas ecuaciones básicas booleanas junto a su
esquema eléctrico.
A

S=A+1=1 1

s=A+o=A ."{í:--il
S=A.1=A +V 04<

S=A'0=0 *uo-}.o-o'*$-

S=A'A=A +v*ddo$

S=A+A=1

S=A'A=0

Figura 2.10. Simbología de los postulados booleanos

REGLA IMPORTANTE: Cuando se invierten los dos miembros de una iguoldad,

ésta se mantiene.
"""::---*.,......1
I s:a+e esiguala S:F+e
i t:+ 1 ., -::iqullu --i-":t
i

2,3,3 Propiedades

PROPIEDAD CONMUTAIIVA: A+B B+A

PROPIEDAD ASOCIATIVA:
PROPIEDAD DiS TRIBUTIVA
A.B:B.A
A+ B + C :A+ (B + C) : (A+ B) + C
A.B .C:A.(B .c): (A B)'c
: A.(B+C):A.B+A'C
A+(B.C):(A+B)'(A+C)

a ITES-PARAN\NF)
25
 fra
Pueffis lógicas
I

2,3.4 Teoremas
TEOREMA 1:

a)A+A'B:A demostración:
A+A.B:A.(1 +B):A'1=A
b)A' (A+B):A demostración:
A. (A+B) :A'A+A' B :A+A' B :A' (1 +B) :A
TEOREMA 2:
a)A+ Á.e:A+g demo:tración: _
a+ Á. B:(A+ Á; 1a+B)= 1' (A+B):A+B
b)A. (Á+ B) :A. B demo-stración:
A. (A+B):A. A+A. B : 0 +A' B :A' B

TEOREMA 3: Leyes de De Morgan

a) ÁTE:r--M - Á.8.e ......ñ
b) m.T-. ... . N) : Á+ E + e + .... + Ñ

Tarea 1:
Mediante el desarrollo de Tablas de Verdad verifica los teoremas de De
Morgan para el caso de tres (3) variables. A continuación te damos una tabla
con las columnas que te ayudarán a elabotar la verificación. La línea primera
y la segunda las hemos resuelto por ti como una pequeña ayuda.

Columna (l) (2) (3) (4) (s)

ABC A+B+C A+B+C ÁBe Á.E Á.8.e

000 i0 1 111 11
001 10 110 10
:

010
011
100
101
110
111

En la columna (1) pondrás el resultado de hacer la OR entre las variables A,

Bvc.
La columna (2) conesponde a la negación del resultado obtenido en la columna (1).
En la columna (3) pondrás debajo de cada variable el estado negado con res-
pecto al estado que presenta en cada fila de la Tabla de Verdad.
En la columna (4) pondrás el resultado de hacer la función AND entre el nivel
negado de la variable A con el nivel negado de la variable B.
La columna (5) corresponde a la función AND entre el resultado de la colum-
na (4) con el nivel negado de la variable C.
Ahora compara el resultado de la columna (2) con la (5): si son iguales que-
dará demostrado el primer teorema de De Morgan.

Tarea 2:
De la misma manera verifica el segundo teorema de De Morgan.

@ ITES-P,aaeutwro
26
 d&
Puertas l@'

En la Figura 2.11 podrás observar ambos teoremas de De Morgan expresa-

dos con puefias.

i>,im-,lÉsl
F= A+B+C F=A'B'C símbolo equivalente

i+,iH>,E+l
F=AET F=Á+e+e símbolo equivalente
Figura 2.1f. Puertas lógicas que representan los teoremas de De Morgan

2,3.5 Utilización de puertas NAND y NOR

Muchas veces resulta interesante resolver una función con la menor variedad de
tipos de puefias posible. ¿Por qué? Entre otras consideraciones, porque de esta mane-
ra una empresa dedicada al desarrollo de placas de control digital no necesita tener Por si el Iérmino "chip" te
en su almacén chips de todos los tipos para efectuar sus desanollos. Además, si resulta exl-raño Le diremos
somos capaces de diseñar nuestra placa con un solo tipo de puefta aprovecharemos que se lrata áe los circui-
al máximo todas las puertas con que cuenta cada chip y de esa manefa nuestra placa Los inlegrados...
será más sencilla de diseñar.
Ptc 12c5084
Bien, y tú te preguntarás: " ¿cómo es eso de que con un sólo tipo de puerta puedo
resolver cualquier función?; ¿dónde esta el truco? ". E,l truco está en que una puer-
ta NAND, por ejemplo, puede cumplir las funciones de las demás pueftas: la AND,
la OR y la NOT. En la Figura 2.12 podrás comprobar por ti mismo 1o que te estamos
contando. W
^t>s=Á A+* s=Á

S=A'B
;}f}s=ffi=AB

S=A'B=A+B S=A+B

._s.
S=A.B=A+B y S=A*B
B-/ I

Figura 2,12. lmplementación de las distintas funciones lógicas con puertas NAND

@ ITES-Pennuwro
27
 ro
'M
Pueffip lógicas
I

Seguramente supondrá un buen ejercicio para ti repetir las equivalencias

mostradas en la Figura 2.12 con puefias NOR. ¿Te animas?

WFunciones canónicas
Tal como hemos comentado al inicio del Capítulo 1, podemos describir el funcio-
namiento de un sistema lógico combinacional mediante una Tabla de Verdad, como
se muestra a continuación (los niveles de la salida F son totalmente arbitrarios).

illo B ....CiF
".,.
0 0i0
"\.....-- ..-
i
l

iO o 1j1i
dispositivo
F0 l oio l

de control 0 1111
digital o oi1 i

01111
10i01
11i1 l

Figura 2.13.Sistema lógico digital con su Tabla de Verdad

Dicha Tabla de Verdad nos define el nivel lógico de la salida para cada combina-
ción de entradas. Para el caso que nos ocupa, podemos expresar la función de la sali-
da teniendo en cuenta las filas de la Tabla de Verdad que tienen como nivel el "1"
1ógico.

F- Á' B' c+ Á'e' c+A' E" e+a' B' c+A' B' c

Es evidente que, para las demás filas de la Tabla de Verdad, el valor de la función
será "0". A los productos que intervienen en la función se los denomina minitérmi-
nos. La parlicularidad de que en cada minitérmino estén todas las variables de la
función se denomina canónica.

A la hora de resolver la función también lo podíamos haber hecho teniendo en

cuenta las filas de la Tabla de Verdad cuyo nivel de salida sea "0". La expresión que-
daría así:

F : (A+B + C)' (A+ B + C)' (Á+ e + c)

A las sumas que intervienen en la función F se las denomina maxitérminos y

como cada rylru birpotre de todas las variables, estamos también ante una expresión
o función canónica.

Ahora vamos a implementar el sistema, es deciq vamos a deducir el circuito lógi-

co que responde a la lunción planteada. Para ello nos basaremos en la función canó-
nica con minitérminos.

@ ITES-P,qn,quwro
28
 4%
Puertas logtcas

A
B

t.

Figura 2.'14" lmplementación del circuito lógico según la función canónica (minitérminos)

3"4""l Notaeién sñmBüifieada de expresÉünes {enüffiices

Escribir toda una expresión canónica es un "rollo", ¿verdad? Pues eso mismo
pensó quien, en un alarde de imaginación, planteó las siguientes formas de escribir-
las de un modo simplificado.

Retomemos la expresión anterior y veamos cómo se puede simplificar la notación

de una expresión canónica con minitérminos:

F Á.8.C-Á.8.C A.E.E A B C-A'B'C

F(A,B,C):mr rffi: *m+*m. |m, o bien F(A,B,C)-Im(1,3,4,5,7)
Y para ser justos, también mostraremos la notación simplificada cuando la expre-
sión canónica se basa en maxitérminos. Para ello consideraremos la solución toman-
do los 0 en la misma Tabla de Verdad de la que se obtuvo la expresión con minitér-
minos (ver Figura 2.14).
F - (A+ B + C).1e+ B+ C) (Á+ B+ C;
F(A, B, C) - Mo ' M, 'Mu o bien F(A,B,C): lI M (0,2,6)
Como sabemos 1o listos que sois, estamos seguros que no se os ha escapado que
los numeritos de la expresión simplificada representan la fila de la Tabla de Verdad,
y que por eso es necesario que junto a la F se indiquen, entre paréntesis, las varia-
bles que componen la expresión.

2,4.2 Minimizacién de funclones flégicas

Cuando se nos pide resolver una función lógica se trata de encontrar un asociación
de puertas (NOT, AND, etc.) que tengan el nivel de la salida según 1o especifica la
Tabla de Verdad o la función que lo representa.
A BC F

0 00 0
Supongamos el siguiente sistema lógico que debe funcionar según Io detalla la 0 01 0
Tabla 2.2 que se especifica a continuación. 0 10 0
0 11
Apelando a los minitérminos y utilizando los postulados, teoremas y propiedades 00
tendremos:
01
10
S:Á.B.C-A. E. C,A. e.C+A.8. e_n.e.C 11
s:Á B c .r.Bte ic)-A B.(e c) Ta[¡!a 2.2, Tabla de Verdad de la función

@ ITES-PARANtNFo
29
 {-&
Pueffif lógicas

S:A.B.C+A.B+A.B
s:Á.B.c+A.(E+B)
S:Á.8.C+A
s:A.B.C+A'(1 +B.C) hemos agregado un término que no afec-
ta al resultado
S:Á.B.C+A+A.B.C
S:8.C.(Á+A)+A
S:A+ B .C que es la mínima expresión de la función.

Ahora bien, está claro que la minimización de una función, apaftir de una expre-
sión canónica, está muy influenciada por la habilidad con que se utilizan los postu-
lados, teoremas y propiedades.
Por esta razón se han desarrollado métodos para obtener expresiones mínimas
siguiendo unas reglas específicas. Nosotros nos centraremos en el método desamo-
llado por Karnaugh.

2.4,3 Mapas de Karnaugh

Se trata de un método de simplificación para encontrar la expresión minimizada
de una función booleana.

Se fundamentaen que: F-A' S +R' B :A' 18 + B):A' I :A

MAPA DT KARNAUGH PARA DOS VARIABTIS

ecuación canónica ,A BiF

t - "'"-1
r=n.E+A.B lo 0i0
0110
ecuación simplificada 10 j1
F=A ,111 1

Tabla de Verdad mapa de Karnaugh

Figura 2.15, Elaboración de un mapa de Karnaugh para dos variables

El método consiste en agrupar los 1 adyacentes. Los elementos adyacentes deben

ser en el sentido horizontal o vertical (nunca en diagonal).

Ahora planteamos la función escribiendo la variable que mantiene su valor y eli-

minando la variable que cambia su valor.
F:A

MAPA DE KARNAUCH PARA TRES VARIABTES

Consideraremos el ejemplo de la Tabla2.2.

ecuacióncanónica lA B Cj
i Fl(
F=Á.8.c+A'E'e +:on01
oo 0 AB\
0
A.B.C+A.B.C+,: 010 0
00
B.C
A.B.C io I r 01
100
ecuaciónsimplificada it O I 11

F=B'C+A 110 mapa 1 de Karnaugh 10

111
Tabla de Verdad mapa 2 de Karnaugh

Figura 2.16. Función con tres variables

@ ITES-Ptatuturo
30
 ffi
r"N.¡eN-[aS l0grca5

En cualquier caso se trata de formar grupos de 1,2,4 u 8 bits de 1 adyacentes, en

definitiva potencias de 2.
Si
Si
el 1 está solo, no se elimina ninguna variable.
el grupo es de dos 1, se elimina una variable.
L;;; "r'",,*"^)
la Figura 2.16 Le ?ropone'
Si el grupo es de cuatro 1, se eliminan dos variables. mos dos formas dehacer el
Si el grupo es de ocho 1, se eliminan las 3 variables ya que el valor de la función mapa de Karnaugh.
siempre es 1 independientemente del valor que tengan las variables. Son total men Le equiv alenles.
Se debe tener en cuenta que los estados de un par de variables siguen el código de hacerlos.
i Tl eliges como
Gray. ]

it4AFA, mE KARzu,qLJG$-n pÉqRA e[-:,qTRü 1ARIA-,BL[:'I

Consideraremos el ejemplo que nos plantea laFigura2.lT:

ABCD F

0 00 0 F
0 01 0 00 01 11 10
ecuación canónica 0 10 0
110
F=Á.8.ó.D+Á.e'e'o+
Á.4.c. D + n' E.c.o +
0
00
01
1

1
00

01
0 0 0

0
0

1 1 1
o
A.B.e.D+A.B.c.D 10 1 Á .B.D
110 11 0
*o__L 1 1

0 00 0 @.: '10 0 0
0 01 0 .U'U.D
0 1

0 10 0 B.e mapa de Karnaugh

0 11 1
O
00 0 A' c ' D
01
10 0 ecuación canónica simplificada
1

11 F = Á. 8.b + e.c.D + 8.ó.D

1
ción 1.

Ambos "1" están en celdas

Figirrar:1"Í;'" Resolución de una función con cuatro variables
opuestas si bien son adya-
cenles.

Ahora las agrupaciones pueden ser como las de 3 variables teniendo en cuenta que:
Si el grupo es de ocho 1, se eiiminan 3 variables.
Si el grupo es de dieciséis 1, se eliminan las cuatro variables y la función será
siempre 1.
Al igual que en el caso anterior, se sugiere al alumno verif icar que el resultado no
depende de cómo se configura e1 mapa de Karnaugh.
Analizando los grupos, la función nos queda reducida a:
F:A.B.D+A,C.D+B.C.D

Escribe la función canónica F(A,B,C,D) para el caso en que las celdas que
ocupan los vertices son las únicas que poseen el nivel lógico "1".

@ ITES-PARAN|NFj
$"É
 d%
Puerlás légicas

2.Í Elabora la Tabla de Verdad de una puefia NOR de 4 entradas.

Autmeva&uarióm 2.2 Elabora la Tabla de Verdad de una pueda XOR de 3 entradas.

2.3 Representa los circuitos lógicos correspondientes a las siguientes expresiones

booleanas:

a.F-X'(Y+Z)
b.F-x.Y+x.z
c.F-X'T-z
2.4 Representa los circuitos lógicos correspondientes a las siguientes expresiones
booleanas sólo con puerlas NAND y luego sólo con puerlas NOR:
a.x'(Y'Z)
b.X.Y+X.Z
2.5 Verifica que el circuito de la Figura 2.18 con'esponde a una puerta XOR:

Figura 2."iE

2.{í Simplifica, mediante los mapas de Karnaugh, las siguientes expresiones:

a. F(X, Y, Z): n M (0, l, 6,7)

b F(wx,Y,z)-flM(1,3,J,9, 11, 15)
c.F(W X,Y,Z) -Im(0, 1,4,5,12,13)
2.T Considera la necesidad de implementar un circuito lógico que resuelva la fun-
ción lógica de cuatro (4) entradas cuya salida debe ser igual a "1" cuando en las
entradas haya igual cantidad de I que de 0.
a. Obtén la Tabla de Verdad que represenfa ala función.
b. Halla la expresión mínima en forma de producto de sumas (minitérminos).

PRACTICAS DE TABORATORIO

Ahora tendrás oportunidad de llevar a la práctica traba- 2.2. Fundaffieffitos tedrieos

jos que reafirmarán los conceptos dados en la pafie teórica.
Estamos seguros de que la confirmación de todo 1o estudia-
do te infundirá seguridad en tus conocimientos de esta apa-
sionante asignatura.
2.'t" Ob.ietivos
Emplear los circuitos integrados, que contienen las
puertas lógicas principales, analizat el funcionamiento de
las mismas y contrastar su funcionamiento con lo estudia-
do en teoría. También se hace un repaso a los tipos de
encapsulados más empleados en los circuitos integrados
actuales.
Actuahnente todas las funciones lógicas principales
(NOl AND, OR, etc.), y otras muchas más, se hallan
incluidas en unos dispositivos llamados Circuitos Integra-
dos o Chips. En su interior se encuentran conectados entre
sí todos los componentes necesarios para formar un circui-
to electrónico completo y funcional (transistores, diodos,
resistencias, etc.) y poder así realizar una función lógica
determinada.
El usuario del circuito integrado se encuentra con un
clispositivo que tiene un número de patillas a través de las
cuales se realizan las conexiones necesarias entre el chip y
el mundo exterior, tales como: entradas de alimentación,

@ ITES-P¡ntuwro
32