Vous êtes sur la page 1sur 5

INFORME N°3 REGISTROS

1. Implementar el registro “SISO” mostrado en la Figura 5. Analice su funcionamiento,


desarrolle la tabla de estados y construir el diagrama de estados; considerando el dato
DATA: 1011. (Sugerencia Usar IC 74LS74)

2. Implementar el registro “SIPO” de la Figura 7, analice su funcionamiento, desarrolle su


tabla de estados y graficar su diagrama de tiempo; considerando el dato: 1101.
(Sugerencia: Usar IC 74LS74)
3. Implementar el registro de almacenamiento asíncrono de 4 bits, mostrado en la Figura 9;
analice su funcionamiento entregando datos de 4 bits, comprobando su transferencia a las
salidas del registro.(Sugerencia Usar IC 74LS75)

U2 D1
2 16
0 D0 Q0
Q0
1 D2
3 15
0 D1 Q1
Q1
14 D3
6 10
0 D2 Q2
Q2
11 D4
7 9
0 D3 Q3
Q3
8
13
E0/1
4
1 E2/3
74LS75

Cuando al enable del circuito esta en 1 habilita a todas las entradas y al ingresar
los datos en cualquiera de ellas de observa que en la salida el mismo valor ingresado como
se puede observar en la tabla mostrada. Esto ocurre en cualquiera de las de los latch tipo
D del circuito mostrado en las entradas D1, D2, D3, D4 y sus salidas respectivas Q1, Q2,
Q3, Q4.
Cuando el enable esta en 0 queda registrada el numero y cualquier otra acción no altera
nada
TABLA DE ESTADOS

ENTRADAS SALIDAS
D ENABLE Q 𝑄̅
0 1 0 1
1 1 1 0
X O 𝑄0 ̅̅̅0̅
𝑄
DIAGRAMA DE ESTADOS:

4. Implementar el registro de almacenamiento síncrono de 4 bits mostrado en la figura 13,


analice su funcionamiento.

D1 D2 D3
D4

U1:A U2:A U3:A U4:A


4

4
U1:A(CLK) 2 5 2 5 2 5 2 5
S

S
D Q D Q D Q D Q
3 3 3 3
CLK CLK CLK CLK
6 6 6 6
Q Q Q Q
R

R
1

1
74LS74 74LS74 74LS74 74LS74

0 0 0 0

 Las entradas y las salidas se encuentran en paralelo inmediatamente después de


introducir simultáneamente todos los bits de datos, estos aparecen en paralelo en las
salidas.

 Este circuito es un registro de almacenamiento síncrono debido a que siempre que


exista una señal de reloj la entrada pasara a la salida en caso contrario la salida
permanecerá en estado de memoria y no será afectado por la entrada.
TABLA DE ESTADOS:

DIAGRAMA DE ESTADOS:

5. Implementar el Registro Universal (IC 74LS194), verificando el funcionamiento:


6. Analizar el funcionamiento del IC 74LS259, como registro direccionable, compruebe su
tabla de verdad y diagrama de tiempo.
D1(A)

1
2
3
4
5
6
7
8
DSW?
ON

DIPSW_8
OFF

U?
16
15
14
13
12
11
10
9

13 4
D Q0
5
Q1
1 6
A0 Q2
2 7
A1 Q3
3 9
A2 Q4
10
Q5
14 11
LE Q6
15 12
MR Q7
74HCT259

Analizando la tabla de verdad del 74ls259 el cual posee diferentes funciones como
podemos ver en la tabla de verdad.
TABLA DE VERDAD:

CLEAR 𝐸̅ FUNCION

1 0 LATCH DIRECCIONABLE

1 1 MEMORIA

0 0 DEMULTIPLEXOR

0 1 CLEAR
De su función como latch podemos hacer el diagrama de estado:

Vous aimerez peut-être aussi