1. Indique la diferencia entre los latches y los flip-flops.

 Los latchs a diferencia de los Flip-Flops no necesitan una señal de reloj para su funcionamiento.
 Los flip-flops se implementan con puertas lógicas y son los bloques básicos de construcción de contadores registros y otros circuitos de
control secuencial.
 Los latches son similares a los flip-flops ya que son tambi!n dispositi"os de dos estados que pueden permanecer en cualquiera de
sus estados gracias a su capacidad de realimentación lo que consiste en conectar cada una de las salidas a la entrada opuesta.
 flip-flop1 es un circuito lógico biestable es decir posee dos estados estables denominados $#% &'1( o acti"ación) y *#$#% &'+( o
desacti"ación) en los cuales se puede mantener indefinidamente lo que permite el almacenamiento de un bit. ,ientras que con los
latch los estados solo se pueden mantener por un tiempo determinado

. Explicar la diferencia entre circuitos con entradas s/ncronas y con entradas as/ncronas.
Asíncronos: pueden cambiar de estado en cualquier instante de tiempo en función de
cambios en las señales de entrada. 0o dependen de ninguna señal de reloj. $ólo tienen
entradas de control.
Síncronos: sólo pueden cambiar de estado en determinados instantes de tiempo es decir
están sincroni2ados3 con una señal de reloj &4L5). #l sistema sólo hace caso de las
entradas en los instantes de sincronismo. 6ependen de un reloj además de las entradas de
control posee una entrada de sincronismo o de reloj. $i las entradas de control dependen
de la de sincronismo se denominan s/ncronas y en caso contrario as/ncronas. 7or lo
general las entradas de control as/ncronas pre"alecen sobre las s/ncronas.

8. 9# plique el funcionamiento del flip-flop *$ s/ncrono implementado con puertas 0:06;

94ómo deben ser los pulsos de reloj; ,uestre con una tabla de "erdad. 9<u! sucede con
las salidas si mientras el pulso de reloj 4= está en 1 se producen cambios en las
entradas $ y>o *; # plique el caso cuando un biestable es acti"ado con flancos de
pulsos de reloj. 94uál es la ecuación caracter/stica de un biestable *-$ s/ncrono;

?n flip-flop $* implementada con compuertas 0:06 se comporta de la misma manera

que el Latch 0:06 para ello se necesita de una señal de reloj bien sincroni2ada@ es
decir lo más cuadrada posible. : continuación se muestra la tabla de "erdadA
 S C*K Q
+ + ↑ :mbigua
1 + ↑ +
+ 1 ↑ 1
1 1 ↑ Q0 &sin cambio)

• ¿Qué sucede con las salidas si, mientras el pulso de reloj CK está en 1, se producen
cambios en las entradas S y/o !
0o interesa si el 4L5 está en 1 o en + lo que realmente interesa son los flancos de
subida o de bajada ya que estos promue"en los disparos en la salida del flip-flop.
0o se produce ningBn cambio en las entradas $ o * y si mantu"iese en 1 el 4L5
entonces el flip-flop se comporta como un Latch 0:06.

"#pli$ue el caso cuando un biestable es acti%ado con &lancos de pulsos de reloj'

Cueno es e actamente igual como se e plicó para el Latch 0:06 solo que se le agrego la
señal de reloj y su respecti"o detector de flancos es decir cuando ocurra en el 4L5 un
flanco de subida o bajada se el flip-flop tomara la salida respecti"a que se determinara
por las entradas s/ncronas y el estado anterior al flanco de subida o bajada de la salida.

¿Cuál es la ecuaci(n característica de un biestable S) !

,ayormente los Flip-flops $* usan en su interior por factores de comodidad un
latch tipo 0D* y su #cuación 4aracter/stica es la siguienteA
´

< &tE1) F $ E R < &%)

G. # plique el funcionamiento del flip-flop H5 con señal de reloj. ,uestre la tabla de

"erdad. 94uál es su ecuación caracter/stica;
 $u funcionamiento es e actamente igual al Flip-flop $* e cepto cuando ambas entradas s/ncronas H
y 5 están en 1 aqu/ ya no hay ambig edad al contrario ocurre la conmutación al estado anterior al
flanco del 4L5 de la salida. $u circuiter/a interna se muestra en la siguiente imagenA

$u ecuación caracter/stica esA

´ ´
Q (t ) K
< &tE1) F H E < &t)
$i se le agrega las entradas as/ncronas se obtieneA

´
´ ´
PR Q(t) K
< &tE1) F E 4L* &H E < &t))
J. # plique para qu! se utili2an las entradas de prefijación as/ncronas &7reset K 4lear)
&$et K *eset) en los flip-flops;

Cueno las entradas as/ncronas son tambi!n llamadas entradas predominantes3 y son
´ ´
conocidas como PRESET y CLEAR y son acti"as en bajo. $e usan mayormente para

dar estados deseados a los flip-flops en aplicaciones como *egistros o 4ontadores en

donde se necesita que est!n en borrados de antemano. $u funcionamiento es el siguiente
La entrada "S"- &poner) que sir"e para poner directamente en el biestable un 13
en la salida <.
La entrada C*"A &borrar) que sir"e para poner en +3 en la salida <.
 6e la tabla de "erdad anterior se puede "er que las entradas 4L#:* &4L*) y 7*#$#%
son acti"as en bajo &"er la pequeña esfera en estas entradas) y se imponen en la
salida < sin importar el estado del reloj y de las entradas H y 5. &"er las entradas H
5 y el reloj con una ). 7ara que las entradas H y 5 y el reloj sean funcionales las
entradas 4lear y 7reset deben de estar en ni"el alto3 &no acti"as) entoncesA
.emori arA 4on H + y 5 + hay un estado de memoria o retención &mantiene
la salida que ten/a antes de que las entradas hayan cambiado).
esetA 4on H + y 5 1 se pode en < un +3 y < en un 13.
SetA 4on H 1 y 5 + se pode en < un 13 y en < un +3.
0ascularA 4on H 1 y 5 1 el biestable bascula pasando de un ni"el a otro & +3
a 13 o 13 a +3).
Lo anterior sólo tiene efecto en el momento en que el pulso de reloj está
en el flanco descendente o posterior &"er la flecha en la columna *eloj3)
0otasA

Cascular cambiar de estado. $i estaba en 13 pasa a +3 y al

re"!s FF biestable
$/ncronas sincrónicas :s/ncronas

asincrónicas

M. Las siguientes formas de onda se aplican a las entradas H-5 entradas as/ncronas y
de reloj como se muestra en la figura. $uponer que < se encuentra inicialmente en
*#$#%. 6ibujar la forma de onda de salida en <
 N. *eali2ar las siguientes con"ersionesA a.- ?tili2ando un flipOflop H-5 obtenga el tipo 6
y el tipo %. b.- ?tili2ando un flipOflop 6 obtenga el tipo %. c.- ?tili2ando el Latch tipo 6
obtenga un FlipOFlop tipo 6. ?tili2ando mapas de 5arnaugh obtenga las ecuaciones
caracter/sticas a partir de las tablas de "erdad para los biestables 6 y %

a.- ?tili2ando un flipOflop H-5 obtenemos el tipo 6 y el tipo %.

7ara e l tipo 6A 7ara el tipo %A

Q (t +1)=D Q ( t +1) =TQ ( t )' +T ' Q ( t )

b.- ?tili2ando un flipOflop 6 obtenemos el del tipo %.

c.- ?tili2ando el Latch tipo 6 obtenga un FlipOFlop tipo 6.

 Flip-Flop %ipo 6A Dcurre cuando las entradas $-* o H-5 son opuestas
mediante un in"ersor. : continuación se muestra su s/mbolo su tabla de
"erdad y su mapa de 5arnaughA

´
Q(t ) Q (t )
Q2t3 C*K Q2t413 ´
+ + ↓ + D

+ 1 ↓ + D 1 1
1 + ↓ 1
1 1 ↓ 1
$u ecuación caracter/stica segBn el ,apa 5 seriaA
<&tE1) F 6
$i se le agrega entradas as/ncronasA ´

<&tE1) F PR E4L*&6)
Flip-Flop %ipo %A Dcurre cuando las entradas $-* o H-5 son id!nticas en ni"eles lógicos.
: continuación se muestra su s/mbolo su tabla de "erdad y su mapa de 5arnaughA

- Q2t C*K Q2t

´
3 413 Q(t ) Q(t )
+ + ↓ + ´
T 1
+ 1 ↓ 1
1 + ↓ 1 T 1

1 1 ↓ +

$u ecuación caracter/stica segBn el ,apa 5 seriaA

⊕
<&tE1) F % <&t)
 $i se le agrega entradas as/ncronas
´ ⊕
PR
<&tE1) F E4L*&% <&t))

P. ,uestre los s/mbolos de los flip-flops de acuerdo a la norma :0$I>I### y a la norma I#4. 7resentar
los diagramas esquemáticos de los 4.I. utili2ados en esta práctica as/ como sus tablas
de "erdad.
La simbolog/a I#4 es la usada comBnmente a decir "erdad en toda la resolución se ha
usado pura simbolog/a I#4 es la más metódica y más usada para la enseñan2a de cursos
de $istemas 6igitales. La simbolog/a :0$I>I### es las más reconocida a ni"el mundial por
ello posee una gran reputación es un poco más compleja que la propuesta por I#4 pero
a continuación se muestra algunos de los flip-flops usando esta simbolog/a.

Los circuitos integrados a usar son PA

56*S++

56*S+7

56*S+6

56*S+8
56*S56

56*S59

56*S5
 56*S117

Q. %/picamente las hojas de especificaciones de los fabricantes especifican cuatro tipos

de retardos asociados con los flip-flop. 0ombrar y describir cada uno de ellos.

los fabricantes especifican el tiempo de respuesta de un flip-flop al dato de entrada

y a la señal de reloj. Las señales mostradas representan "arias transiciones entre
ni"eles lógicos. 4omo ocurre en realidad las transiciones se indican considerando
que se necesita un tiempo finito para subir o bajar de un ni"el a otro. $in embargo
aun "isuali2adas las transiciones están muy ideali2adas se muestran como
subidas o bajadas lineales con el tiempo. *ealmente las señales de las transiciones
en sistemas digitales pueden ser bastante complicadas.

1+. $imulación del e perimento