Universidad Politécnica Salesiana-Sede Cuenca.

Practica 2: Simplificación de expresiones booleanas.

Luis Mario Heras Loayza
lherasl@est.ups.edu.ec
Universidad Politécnica Salesiana
Electrónica Digital.

lógicos. Al mismo tiempo, puedes tu programar el

Resumen: En el informe al realizar buscamos obtener la comportamiento de otra manera, con circuitos reconfigurables
ecuación de la tabla de verdad y reducirla por simplificación o programable, como microcontroladores o FPGAs. Sin
booleana, realizaremos un esquema de la respectiva ecuación embargo, en este tutorial veremos las compuertas
para comprobar su funcionamiento. implementadas en circuitos independientes y su
comportamiento.
OBJETIVO:
 Obtener la ecuación de la siguiente tabla de verdad. A)Compuerta logica AND: Para la compuerta AND, La salida
D C B A Q estará en estado alto de tal manera que solo si las dos entradas
se encuentran en estado alto. Por esta razón podemos considerar
0 0 0 0 1 que es una multiplicación binaria.

0 0 0 1 1 Su ecuacion de salida es:

0 0 1 0 1 𝑄 =𝐴∗𝐵

0 0 1 1 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

 Obtener la ecuación Q.
 Simplificar la ecuación. Fig. 1. Tabla de verdad y simbolo de la compuerta logica AND 2.
 Implementar dos circuitos uno con la ecuación original
y el segundo con la ecuación simplificada.
 Verificar la tabla de verdad.

I. INTRODUCCIÓN
En el informe se busca obtener la ecuación de salida y reducir
la ecuación mediante simplificación booleana, se debe tener
claro todo sobre las compuertas lógicas para obtener las
ecuaciones y realizar los esquemas para comprobar el correcto
funcionamiento de los circuitos.
Figura 2: Diseño de la conexión de una compuerta AND
II. MARCO TEÓRICO
B)Compuerta logica OR: La compuerta OR, la salida estará en
Compuertas logicas: Las compuertas lógicas son circuitos estado alto cuando cualquier entrada o ambas estén en estado
electrónicos diseñados para obtener resultados booleanos (0,1), alto. De tal manera que sea una suma lógica.
los cuales se obtienen de operaciones lógicas binarias (suma,
multiplicación). Dichas compuertas son AND, OR, NOT, Su ecuacion de salida es:
NAND, NOR, XOR, XNOR. Además se pueden conectar entre 𝑄 =𝐴+𝐵
sí para obtener nuevas funciones.A continuación se
describirá las características de las compuertas. Este tipo de
dispositivos lógicos se encuentran implementados con
transistores y diodos en un semiconductor y actualmente
podemos encontrarlas en formas de circuitos integrados
Universidad Politécnica Salesiana-Sede Cuenca. 2

D)Compuerta logica NAND: Para la compuerta NAND,

cuando las dos entradas estén en estado alto la salida estará en
estado bajo. Como resultado de la negación de una AND.

Su ecuancion de salida es:

𝑄 = (𝐴 ∗ 𝐵)"

Fig. 3. Tabla de verdad y simbolo de la compuerta logica OR 2.

Fig. 7.
Tabla de verdad y simbolo de la compuerta logica NAND 2.

E) Compuerta lógica NOR: En la compuerta NOR, cuando las

Figura 4: Diseño de la conexión de una compuerta OR dos entradas estén estado bajo la salida estará en estado alto.
Esencialmente una OR negada.
C)Compuerta logica NOT: En la compuerta NOT, el estado Su ecuación de salida es:
de la salida es inversa a la entrada. Evidentemente, una
negación. 𝑄 = (𝐴 + 𝐵)"
Su ecuacion de salida es:

𝑄 = 𝑄"

Fig. 8. Tabla de verdad y simbolo de la compuerta logica NOR 2.

F) Compuerta lógica XOR: La compuerta XOR Su salida

Fig. 5. Tabla de verdad y simbolo de la compuerta logica NOT 2. estará en estado bajo cuando las dos entradas se encuentren en
estado bajo o alto. Al mismo tiempo podemos observar que
entradas iguales es cero y diferentes es uno.

Su ecuacion de salida es:

𝑄 =𝐴∗𝐵+𝐴∗𝐵

Figura 6: Diseño de la conexión de una compuerta OR

Universidad Politécnica Salesiana-Sede Cuenca. 3

de esto, las variables no se complementan ya que al aserlo se

optendria el complemento en lugar del dual.La aplicación de los
teoremas es muy sencilla simplemente se comparan partes de la
expresion con los teoremas que permitan hacer mas simple la
expresion y esto se realiza hasta que ya no sea posible
simplificar.

En general luego de un proseso de simplificacion el resultado

Fig. 9. Tabla de verdad y simbolo de la compuerta logica XOR 2.
G) Compuerta lógica XNOR: Su salida de hecho estará en
estado bajo cuando una de las dos entradas se encuentre en
estado alto. Igualmente, la salida de una XOR negada.
no siempre es 1, en cambio lo que se espera es obtener una
expresion mas simple conformada por menos variables.Es
conveniente mencionar que con las funciones booleanas se
pueden evalorar circuitos equivalentes tanto con la funcion
booleana simplificada como con la que se obtuvo inicialmente,
sin enbargo el circuito logico de la funcion booleana sin
simplificar sera mas grande, complejo y usara mas equipo
electronico en su implementación.

Su ecuación de salida es:

𝑄 = (𝐴 ∗ 𝐵 + 𝐴 ∗ 𝐵)"

Fig. 8. Simplificacion Booleana 3.

III. ACTIVIDADES DESARROLLADAS:

PROCEDIMIENTO:

Fig. 10. Tabla de verdad y simbolo de la compuerta logica XNOR 2.

ECUACION ORIGINAL:
Las compuertas además de tener un nombre, también se pueden
𝑸 = 𝑫"𝑪"𝑩"𝑨" + 𝑫"𝑪"𝑩"𝑨 + 𝑫"𝑪"𝑩𝑨" + 𝑫"𝑪"𝑩𝑨
identificar con una numeración, la cual es:
+ 𝑫𝑪"𝑩𝑨 + 𝑫𝑪𝑩"𝑨" + 𝑫𝑪𝑩"𝑨
 AND = 7408
 OR = 7432
 NOT = 7404 ECUACION SIMPLIFICADA:
 NAND = 7400 𝑸 = 𝑫"𝑪" + 𝑫𝑪𝑩" + 𝑪"𝑩𝑨
 NOR = 7402
 XOR = 7486
Armamos los circuitos y comprobamos los voltajes de
Simplificacion booleana: Los teoremas que se utilizan se salida.
deriban de los postulados del algebra booleana y permiten
simplificar las expresiones lógicas o transformarlas en otras que
son equivalentes.Una expresión simplificada se puede
implementar con menos equipo y su circuito es más claro que
el que corresponde a la expresión no simplificada.

Para obtener el ''dual'' de un teorema se combierte cada 0 en 1 y

cada 1 en 0 los signos (+) se convierten en parentesis, o
simplemente no se ponen, y los puntos en signos más. Además
Universidad Politécnica Salesiana-Sede Cuenca. 4

ANEXOS:

Circuito 1. Esquema de la ecuación original.

Imagen 1. Circuito con salida cero.

Circuito 2. Esquema de la ecuación simplificada.

TABLAS:
Imagen 2. Circuito con salida uno.
Voltajes de salida obtenidos:
D C B A Q Voltaje(v) IV. MATERIALES
0 0 0 0 1 4.61
0 0 0 1 1 4.61
0 0 1 0 1 4.61
0 0 1 1 1 4.61
0 1 0 0 0 0.4
0 1 0 1 0 0.4
0 1 1 0 0 0.4
0 1 1 1 0 0.4
1 0 0 0 0 0.4
1 0 0 1 0 0.4
1 0 1 0 0 0.4
1 0 1 1 1 4.61
1 1 0 0 1 4.61
1 1 0 1 1 4.61
1 1 1 0 0 0.4
1 1 1 1 0 0.4 Imagen 3.protoboard
Tabla 1. Tabla de verdad.
Universidad Politécnica Salesiana-Sede Cuenca. 5

Imagen 4. Cable multipar.

Imagen 7. Compuertas lógicas.

V. CONCLUSIONES
 Al armar los dos esquemas de la ecuación original y
de la ecuación simplificada se observó que los valores
de salida son exactamente los mismos.

 El voltaje para que las compuertas funcionen deben ser

de cinco voltios.

 Se pudo observar que no es necesario negar varias

veces se puede usar la misma salida negada para todo
el circuito ahorrando tiempo y espacio en el
Imagen 5. Alicate. protoboard.

VI. CONCLUSIONS
 By assembling the two schemes of the original
equation and the simplified equation, we know that the
output values are exactly the same.

 The voltage for the gates to work should be five volts.

Imagen 6. Diodos Led.
 It was observed that it is not necessary to deny several
times, you can use the same output, the one denied for
the whole circuit, saving time and space in the
dashboard.

VII. RECOMENDACIONES
- Simular los circuitos para comprobar los valores
obtenidos
- Pedir ayuda al tutor o guía de laboratorio resolver
problemas sobre la práctica.
- Tener en buen estado los materiales ya sea de
medición como el multímetro y los elementos para
armar la práctica.
Imagen 6.Dip-switch. - Armar la practica en casa.

VIII. REFERENCIAS
[1]Neal S. Widmer, Gregory L. Moss, Ronald J. Tocci, “Digital
systems : principles and applications”, 12a ed, Boston : Pearson, 2017.

[2] https://hetpro-store.com/TUTORIALES/compuertas-logicas/

[3]https://sites.google.com/site/algebradebooleana/simplificacion-de-
expresiones-booleanas-mediante-teoremas-de-algebra-de-boole