Vous êtes sur la page 1sur 9

UNIVERSIDAD NACIONAL DEL ALTIPLANO –PUNO

FACULTAD DE INGENIERIA MECANICA ELECTRICA, ELECTRONICA Y


SISTEMAS
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

CURSO: Laboratorio digital

GRUPO: B

EXPERIENCIA
NUMERO : 02

INFORME: FINAL

FIGUEROA QUISPE JHAYNER ELIZBAN


PRESENTADO POR: CODIGO 141113
1. Redacte un marco teórico, referido a la experiencia realizada

Marco teórico
Esta práctica se basa en diseñar circuitos de interfaz con las familias más utilizadas en
la familia TTL y CMOS realizar también la interconexión más eficientes de dos
dispositivos que permite que los dispositivos de diferentes familias puedes comunicarse
entre sí verificamos que se puede realizar circuitos de interfaz entre diferentes familias
lógicas, podemos interconectar y realizar interfaz la cual vemos que los dispositivos de
diferentes familias se comunican entre sí.
2. ¿en el circuito de la figura A por que se pueda exitar una entrada CMOS desde
una salida TTL si tenemos compatibilidad en los niveles lógicos?

Una entrada CMOS es fácil de manejar desde una salida TTL cuando ambos operan a
partir de una misma fuente de 5V.
Porque la entrada CMOS necesita 5v de alimentación para un 1 lógico así se pude
comunicarse entre sí con un TTL
3. Explique qué función cumple la resistencia R1?

4. En el circuito de la figura B si la entrada del 74LS07 y la alimentación poseen


niveles TTL por que se puede exitar la entrada CMOS con este dispositivo

Las corrientes de salida TTL son más que suficientes para manejar una entrada CMOS,
solo debemos adaptar los niveles de tensión.
La entrada de niveles TTL son de 5V lo suficiente para exitar un CMOS para su
funcionamiento
5. En el circuito de la figura B, ¿en este circuito podemos omitir la resistencia
R1? Justifique

Si por que tiende a variar solo el voltaje de salida hacia el CI4011


6. En el circuito de la figura B, ¿se puede reemplazar el 74LS07 por un 74LS04?
Justifique

Una salida CMOS puede excitar una entrada 74LS07 o 74L04 si ambos dispositivos
operan a partir de una fuente de 5V. En el estado bajo, una entrada LS puede retornar
hasta 400uA. Este es el valor máximo de corriente que puede drenar una salida
CMOS en ese estado.
7. En el circuito de la figura C, explique la función que cumple con el transistor
BC337

El transistor BC 337 cumple la función de invertir la señal de salida de CI74ls00 para el


ingreso de señal hacia el CI4011.
8. ¿qué características importantes presenta la interface de la figura nivel
lógico?

Muchas veces es necesario interconectar dispositivos de diferentes familias lógicas con


el objeto de aprovechar las ventajas que ofrece cada tecnología. Para que la
interconexión sea eficiente es necesario conocer las características de entrada y salida
de cada familia lógica.

9. Completar las características de los dispositivos

VCC Vint1 Vint2 Vout Iint1 Iint2 IoutT IOl


74LS00 5V 2.7v 1.24v 0.15v 0.7mA 4mA -0.4 -0.4
CD4011 5V 4.9v 1v 4.98v 2mA -0.82 -0.88 -0.6
74LS07 5V 0.16v 0.19v 0.03v 0.8mA 40mA 0.25 -8.2
HEF4049 5V 4.9v 1v 4.98v 2mA -0.82 -0.88 -0.6

10. Presente los resultados obtenidos en la experiencia realizada

Resultados obtenidos para la figura A

FIGURA 1 DEL CIRCUITO IMPLEMENTADO “A”


FIGURA 2 DIAGRAMA DEL CIRCUITO B

Tensión FIGURA A
Medida ENT = ‘1’ ENT = ‘0’
TP1 5v 0V
TP2 202.2mv 4.99V
TP3 4.99v 0.8mV

Resultados obtenidos para la figura B

FIGURA 3 CIRCUITO IMPLEMENTADO "B"


FIGURA 4 DIAGRAMA DEL CIRCUITO B

Tensión Medida FIGURA B


ENT = ‘1’ ENT = ‘0’
TP1 0v 5V
TP2 4.41v 112mV
TP3 9.0v 85.4mV
TP4 0v 9.0V

Resultados obtenidos para la figura C


FIGURA 5 CIRCUITO IMPLEMENTADO "C"

FIGURA 6 DIAGRAMA DEL CIRCUITO C

Tensión FIGURA C
Medida ENT = ‘1’ ENT = ‘0’
TP1 5v 0V
TP2 9v 9V
TP3 0.3mv 0.21mV

11. Determine los errores absolutos y relativos considerando que el valor real es
el valor teórico proporcionado en el datasheet de las compuertas lógicas
estándar, para tal efecto acompañar una hoja del datasheet en el anexo del
informe final

 ERROR ABSOLUTO

  x  x1
 ERROR RELATIVO

X  X1 
x  
X X
 a)

Para TP1 en 1 Para TP1 en 0

  5  5.45  0.45   0  0.055  0.055

X  X1 0.45 X  X1 0.055
x    0.09 x   
X 5 X 0

Para TP2 en 1 Para TP2 en 0

  5  2.92.2mv  0.45   5  4.99  0.1

X  X1 0.45 X  X1 0.1
x    0.09 x    0.02
X 5 X 5

Para TP3 en 1 Para TP3 en 0

  5  2.92.2mv  0.45   5  4.99  0.1

X  X1 0.45 X  X1 0.1
x    0.09 x    0.02
X 5 X 5

b)

Para TP1 en 1 Para TP1 en 0

  50 5   00  0

X  X1 5 X  X1 0
x   1 x   
X 5 X 0

Para TP2 en 1 Para TP2 en 0

  5  4.41  0.59   5  112mv  4.878

X  X1 0.59 X  X1 4.878
x    0.118 x    0.9756
X 5 X 5

Para TP3 en 1 Para TP3 en 0

  15  9  6   15  85.4mv  14.91

X  X1 6 X  X1 14.91
x    0.4 x    0.994
X 15 X 15

Para TP4 en 1 Para TP4 en 0

  15  0  15   15  9  6

X  X1 15 X  X1 6
x   1 x    0.4
X 15 X 15

 C)

Para TP1 en 1 Para TP1 en 0

  5  5.45  0.45   0  0.055  0.055

X  X1 0.45 X  X1 0.055
x    0.09 x   
X 5 X 0
Para TP2 en 1 Para TP2 en 0

  15  9  6   15  9  6

X  X1 6 X  X1 6
x    0.4 x    0.4
X 15 X 15

Para TP3 en 1 Para TP3 en 0

  15  0.0003v  14.9997   15  0.00021v  14.99979

X  X1 14.9997 X  X1 14.99979
x    0.99998 x    0.999986
X 15 X 15

SUGERENCIAS CONCLUSIONES
Indique 02 sugerencias y 02 conclusiones por cada integrante del grupo, con
referencia a la experiencia realizada
Conclusiones
1.- de acuerdo a la práctica realizada se verifico correctamente la teoría de diseñar circuitos
de interfaz con las familias más utilizadas en la familia TTL y CMOS realizar también la
interconexión
2.- también se concluyó satisfactoriamente que los CI de diferentes familias puedas
comunicarse entre sí y que obtuvimos buenos resultados en la practica realizada