UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

Facultad de Ing. Electrónica, Eléctrica y de
Telecomunicaciones

EAP Ingeniería Electrónica 19.1

INFORME PREVIO 3

CURSO: LAB. DE MICROELECTRÓNICA

PROFESOR: RUBÉN ALARCÓN MATUTTI
HORARIO: MARTES 16-18
TIPO DE INFORME: INFORME FINAL

ALUMNO:

● RAMON AVILA ANOLD JHANMPIER 14190131

● TELLO RUIZ, AARÓN 14190107

2018
1
 1. Diseñar un circuito expandible multiplicador para números en binario:
A (2n bits) /B (n bits)
Diseñar solo con circuitos combinacionales (sin reloj).
a. Para números en binario natural.

La multiplicación de número binarios se efectúa igual que la de números decimales

A2n A2n-1 A2n-2 ……………… A3 A2 A1 X

Bn Bn-1 ……. B3 B2 B1
A2nB1 A2n-1B1……..A2B1 A1B1 +
A2nB2 A2n-1B2……..A2B2 A1B2
A2nB3 A2n-1B3……..A2B3 A1B3
: : : :
A2nBn A2n-1Bn……..A2Bn A1Bn
A2nBn+Cn-1 ………………………………………….A2B1+ A1B1 A1B1

Cada una de estas multiplicaciones forma un producto parcial. Los productos parciales
sucesivos se desplazan una posición a la izquierda. El producto final se obtiene sumando
los productos parciales.

Primero, obtenemos un sumador completo de un bit:

2
Generamos el bloque sumador que va a ser reutilizado para sumar los productos
parciales.

Diseñando el multiplicador para A (4 bits) y B (2 bit), para hacer uso del sumador
creado.

3
LAYOUT

SIMULACIÓN EN MICROWIND

3. Respecto a las preguntas 9 y 10 del laboratorio 2, hacer el layout automático:

Pregunta 9
Esquemático en DSCH v3

4
Generamos el archivo Verilog:

5
Lo compilamos en Microwind, obteniendo lo siguiente:

Vista aumentada de las entradas y salidas:

6
Simulación con entradas clock en Data0 y Data1:

7
Simulación con una entrada en Null:

8
Pregunta 10

Esquemático en DSCH v3

Generamos el archivo Verilog

9
Layout Autogenerado:

Vista ampliada de las señales:

Simulación en Microwind

10
4. Analizar la testabilidad de los circuitos anteriores

Pregunta 9 del Laboratorio 2

Analizamos el circuito combinacional cuya salida es F0 usando Stuck Open. El mismo
análisis sirve para F1, ya que ambos circuitos son idénticos:

11
 TABLA DE VERDAD PMOS NMOS
A1 B1
A0 B0 F Fmpopen Fnpopen Fppopen Fqpopen Fmnopen Fnnopen Fpnopen Fqnopen
neg neg
0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 1 1 Fn Fn 1 1 1 1
0 0 1 0 1 1 1 Fn Fn 1 1 1 1
0 0 1 1 1 1 1 Fn Fn 1 1 1 1
0 1 0 0 1 Fn Fn 1 1 1 1 1 1
0 1 0 1 0 0 0 0 0 0 Fn 0 Fn
0 1 1 0 0 0 0 0 0 Fn 0 0 Fn
0 1 1 1 0 0 0 0 0 0 0 0 Fn
1 0 0 0 1 Fn Fn 1 1 1 1 1 1
1 0 0 1 0 0 0 0 0 0 Fn Fn 0
1 0 1 0 0 0 0 0 0 Fn 0 Fn 0
1 0 1 1 0 0 0 0 0 0 0 Fn 0
1 1 0 0 1 Fn Fn 1 1 1 1 1 1
1 1 0 1 0 0 0 0 0 0 Fn 0 0
1 1 1 0 0 0 0 0 0 Fn 0 0 0
1 1 1 1 0 0 0 0 0 0 0 0 0

En varios casos se observa que el circuito se comportaría de manera secuencial,

almacenando el valor al que se cargó, si hubiera fallos Stuck Open.

Para el transistor mp:

Vector de inicialización:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,1,0,1}
Vector de Test:
̅̅̅̅, 𝐵1
{𝐴1 ̅̅̅̅, 𝐴0, 𝐵0} = {0,1,0,0}

1, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
0, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

Para el transistor np:

Vector de inicialización:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,1,0,1}
Vector de Test:
̅̅̅̅, 𝐵1
{𝐴1 ̅̅̅̅, 𝐴0, 𝐵0} = {0,1,0,0}

1, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
0, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

12
Para el transistor pp:
Vector de inicialización:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,1,0,1}
Vector de Test:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,0,1,1}

1, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
0, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

Para el transistor qp:

Vector de inicialización:
̅̅̅̅, 𝐵1
{𝐴1 ̅̅̅̅, 𝐴0, 𝐵0} = {0,1,0,1}
Vector de Test:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,0,1,1}

1, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
0, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

Para el transistor mn:

Vector de inicialización:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,1,0,0}
Vector de Test:
̅̅̅̅, 𝐵1
{𝐴1 ̅̅̅̅, 𝐴0, 𝐵0} = {0,1,1,0}

0, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
1, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

Para el transistor nn:

Vector de inicialización:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,1,0,0}
Vector de Test:
̅̅̅̅, 𝐵1
{𝐴1 ̅̅̅̅, 𝐴0, 𝐵0} = {0,1,0,1}

0, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
1, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

Para el transistor pn:

Vector de inicialización:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,1,0,0}
Vector de Test:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {1,0,0,1}
13
 0, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
1, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

Para el transistor qn:

Vector de inicialización:
̅̅̅̅, 𝐵1
{𝐴1 ̅̅̅̅, 𝐴0, 𝐵0} = {0,1,0,0}
Vector de Test:
̅̅̅̅, ̅̅̅̅
{𝐴1 𝐵1, 𝐴0, 𝐵0} = {0,1,0,1}

0, 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
𝑓={
1, 𝑆𝑡𝑢𝑐𝑘 𝑜𝑝𝑒𝑛

14