Académique Documents
Professionnel Documents
Culture Documents
Multivibradores
Indice
Introducción a los Circuitos Secuenciales
Introducción :
– Circuitos Secuenciales de Modo Fundamental
– Circuitos Secuenciales Sincrónicos
Esquema de los Circuitos Secuenciales de Modo Fundamental
Latch SR
– Generalidades
– Latch SR con compuertas NOR
– Latch SR con compuertas NAND
– Formas de onda
– Ejemplos de uso
– Descripción en VHDL
Latch D
– Circuito
– Formas de onda
– Descripción en VHDL
Latch SR con compuerta de aislación
Latch D con compuerta de aislación
Descripción en VHDL
Biestables
– Astable
– Monoestable
– Biestable
Ejemplos de Biestables con distintos integrados TTL y CMOS
4
Circuito n
Combinacional
Excitaciones, Respuestas,
se identifican se identifican
con letras con letras
minúsculas mayúsculas
S S = Set
Q
S
Q
Realimentación de la salida hacia la entrada,
mantiene Q=1 una vez que S vuelve a 0
Q
S
Compuerta NOR
S ( set ) y R ( reset )
entradas del Latch SR
Q
S Q
R Q
0 1 1 0
Q* = S + RQ Ec. característica
1 0 0 1
1 0 1 1
1 1 0 X Se debe evita que el Latch, trabaje con la
condición de entrada S=R=1 (estado
1 1 1 X prohibido), ya que las salidas valen Q = Q
S
S Q
ta ≥ tdLatch
R
R Q
Q
S Q LIBRARY ieee;
USE ieee std_logic_1164.ALL;
ENTITY latchSR IS
R QN
PORT (s,r : IN std_logic;
q,qn : BUFFER std_logic);
Q y QN son END ENTITY latchSR;
salidas tipo buffer
( se las puede ARCHITECTURE ejemplolatch OF latchSR IS
leer dentro de la BEGIN
arquitectura )
qn <= s NOR q;
q <= r NOR qn;
END ARCHITECTURE ejemplolatch;
Estado Prohibido
S=R=1
Estado Prohibido
Q = QN comienzan indefinidos,
les deberíamos haber asignado Q = QN = 0
un valor inicial
Autor : Ing. D. Acerbi © - 2018 13
Q
Q S
S
Ley de Shannon
Q
Q
R
R
S/ R/ Q Q*
0 0 0 X Estado prohibido
0 0 1 X Q=Q Q
R
0 1 0 1
S = 0, setea el
circuito, Q=1
0 1 1 1
1 0 0 0
R = 0, resetea el En este Lach RS, se debe
1 0 1 0 circuito, Q=0 evitar que el Latch, trabaje
con la condición de entrada
1 1 0 0 S=R=0 (estado prohibido)
No cambia
1 1 1 1
Autor : Ing. D. Acerbi © - 2018 15
CD 4043 / 44
La tecnología de
fabricación de
estos Latches es
CMOS y todos los
latches poseen
salidas 3 estados.
Una única entrada
de habilitación
maneja las 4
salidas de c/u de
los latch .
Circuitos antirrebote
Los circuitos antirrebote, se debe aplicar después de llaves o
pulsadores que activen o desactiven las entradas de los circuitos
lógicos .
Si activo teóricamente una señal de entrada con una llave y un
inversor, las señales son las siguientes :
La señal pasa
limpiamente de 0→1
Autor : Ing. D. Acerbi © - 2018 18
Transitorio de la
llave
R Terminal sobre
el que se
M
+Vcc produce el
rebote
Por el efecto N
rebote M=N=1, R Q
por lo tanto no
cambia la
salida
La llave pasa de M→N y se
N produce el efecto rebote
330Ω
ON El LED
S Q enciende
cuando Z=1
+Vcc
OFF Q
Z
R
D S Q
El agregado del
inversor, evita la
posibilidad de
alcanzar el estado
prohibido ( S=R=1)
Q
R
S=D
R=D
Autor : Ing. D. Acerbi © - 2018 23
S R Q Q* S=D
0 0 0 0 R=D
Q
0 0 1 1
0 1 0 0
0 1 1 0 Q
D 0 1
1 0 0 1 D Q Q*
0 0 0
1 0 1 1 0 0 0
0 1 0 1 1
1 1 0 X 1
1 0 1
1 1 1 X
1 1 1 Q* = D
Autor : Ing. D. Acerbi © - 2018 24
D Q LIBRARY ieee;
USE ieee std_logic_1164.ALL;
ENTITY latchD IS
QN
PORT (d : IN std_logic;
q,qn : BUFFER std_logic);
1 Q
D
0
LE
Latch D dinámico
1 Q
D
0
Cp
LE
S S Q
La señal LE,
es una señal
asincrónica
LE
LE=0, retiene el dato
LE=1, cargo dato Q
R
R
Compuertas de Aislación
LE
Pulso
disparado de
una manera
S no adecuada
ta ≥ tdLatch
Q
tm ≥ tdLatch
D Q LE
LE
Q D
Circuito equivalente
M del Latch D con Copia en la salida Q,
U
Q compuerta de lo que tiene en la
X
aislación realizado con entrada D
D un Multiplexor
LE
74HC373
Maneja la habilitación
de todas las salidas
32
Autor : Ing. D. Acerbi © - 2018
Descripción de un Latch D
con compuerta de aislación
Para realizar la descripción del Lach D utilizaremos un
Bloque Process.
Un Proceso describe el comportamiento de un circuito.
Es una construcción de mayor nivel de abstracción;
respecto de las Asignaciones Concurrentes.
Ideal para la descripción de Circuitos Secuenciales
Sincrónicos. Aunque también se puede describir lógica
Combinacional.
Su uso esta ligado a un tipo de descripción “Algorítmica”.
Describe comportamiento como una secuencia de
eventos.
El Bloque Process
Funcionamiento del Proceso:
– Al iniciarse todos los Procesos son ejecutados una vez;
de ahí en adelante todo depende de las señales.
Lista Sensible:
– Un Proceso es invocado cuando una o mas señales,
incluidas en la Lista Sensible, cambian de estado.
– Un Proceso sin Lista Sensible es valido, pero se activa
con cualquier evento.
– El orden en la lista no tiene importancia.
D Q
LE
Multivibradores
Los multivibradores son circuitos electrónicos que
presentan 2 estados en sus salidas ( “0” y “1” ) .
Los multivibradores se pueden clasificar en :
– Astables
– Monoestables
– Biestables
Los Multivibradores Astables y Monoestables
pueden ser construidos con el CI 555 o 556,
en distintas configuraciones .
Idem ocurre usando el Disparador Schmidt,
la ventaja es que en este caso se llega a
trabajar en frecuencias mas elevadas .
A
R1 s R2 La frecuencia de trabajo del
t multivibrador depende de los
a T1 T2
valores de los componentes
b
pasivos R1; R2 y C .
C l
e
Los semiperíodos T1 y T2
Regula T2 pueden tener distintas
duraciones
+V
Autor : Ing. D. Acerbi © - 2018 41
Multivibradores Monoestables
Los multivibradores monoestables son aquellos que sus
salidas permanecen en un estado, hasta que un pulso
externo los hace cambiar de estado y después de un
tiempo vuelven al estado de reposo .
Hay monoestables de 2 tipos diferentes, ellos son :
– No redisparables
– Redisparables
Se los utiliza normalmente en temporizadores .
Q T
D
Mo
no R
D
es
El valor temporal de Si aparece un nuevo pulso
ta de disparo, mientras esta
T depende de los
ble C en el estado inestable,
valores de R y C este es ignorado y no
actúa sobre la salida
+V
Autor : Ing. D. Acerbi © - 2018 43
Q
T
T
Q
D
Mo
no R
D
es
El valor temporal de Si aparece un nuevo pulso
ta
T depende de los de disparo, mientras esta
ble C
valores de R y C en el estado no estable,
este actúa sobre la salida
y hace que la misma
permanezca en este
estado un tiempo T, a
+V partir del pulso
Autor : Ing. D. Acerbi © - 2018 44
Salida
MC14538
Circuito Circuito no
redisparable redisparable
52
Autor : Ing. D. Acerbi © - 2018
Valores de Cx y Rx que
datan el origen del
período T, los tiempos
también están en
función de Vcc
Fin de la presentación
Latches y Multivibradores