UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS

ESCUELA: Ing. Electrónica

CURSO: Laboratorio de circuitos digitales 1
TEMA: Informe N°4
ALUMNA: Javier Astete Licely Tatiana
CÓDIGO: 15190148

LIMA-2017
A. Para el circuito que se muestra resolver las preguntas:

a) Explicar el funcionamiento del sumador/restador de 4 bits en complemento a

DOS. De un ejemplo:
 El circuito sumador/restador tiene la función de sumar o restar dos
números codificados en complemento a dos con 4 bits, dependiendo
del interruptor sabremos si el circuito cumplirá la función de sumador
o restador, si queremos trabajar un circuito suma, el interruptor
tendrá que estar en 0, es decir en punto tierra. Ahora si queremos que
nuestro circuito funcione como resta, el interruptor tendrá que estar
en 1, es decir corre la corriente.
 La implementación y simulación sería:
 Convertir el código exceso a 3 a BCD natural:

ENTRADA

E1 E2 E3 E4
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

SALIDA

X1 X2 X3 X4
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1

 La ecuación sería:

𝐸4 𝐸3 𝐸2 𝐸1 + 1100 = 𝑋1 𝑋2 𝑋3 𝑋4

 La simulación seria:
b) Simular para los casos que los números A (A4 A3 A2 A1) y B (B4 B3 B2 B1) sean
positivos y negativos en complemento a dos, considere los cuatro casos:

 Para cuando: 𝐴4 = 𝐴3 = 𝐴2 = 𝐴1 = 1, 𝐵4 = 𝐵3 = 𝐵2 = 𝐵1 = 0
 Para cuando:
A4 = 𝐴3 = 𝐴2 = 𝐴1 = 0 , 𝐵4 = 𝐵3 = 𝐵2 = 𝐵1 = 1

 Para cuando:
𝐴4 = 𝐴3 = 𝐴2 = 𝐴1 = 1, 𝐵4 = 𝐵3 = 𝐵2 = 𝐵1 = 1

 Para cuando:
𝐴4 = 𝐴3 = 𝐴2 = 𝐴1 = 0, 𝐵4 = 𝐵3 = 𝐵2 = 𝐵1 = 0
B.
Data sheet 74LS283:
La implementación y simulación:
Conexionado y simulación:

C.
 D. Diseñar una década sumadora expandible con exceso a tres.

0111 + 0101 = 01100 + 1101 = 11001

1000 + 01010 = 01101 + 1101 = 11010

−𝟑

E. Diseñar un COMPARADOR común para dos números de 4 bits en binario natural

𝐴 = 𝐴4 𝐴3 𝐴2 𝐴1 y 𝐵 = 𝐵4 𝐵3 𝐵2 𝐵1 usar un solo bloque sumador completo (FA) de 4 bits
y puertas simples.
 A=B
 A<B
 A>B

SOL:

Se hallará la comparación mediante una resta en complemento a dos.

Simulación:

F. Convertir de BCD (2-4-2-1) conocido como AIKEN a BCD natural. Usar un full Adders de
4 bits.

BCD (2-4-2-1) BCD natural

0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
1 0 1 1 0 1 0 1
1 1 0 0 0 1 1 0
1 1 0 1 0 1 1 1
1 1 1 0 1 0 0 0
1 1 1 1 1 0 0 1

SOL:

Para esta simulación haremos que nuestro circuito detecte los 1 del bit más a la izquierda y
actué como sumador, el circuito hace que se le sume (-6) a la entrada para que se convierta en
código BCD natural.

Pero si en la entrada se detecta que el bit de la izquierda es 0, entonces el número seguirá

igual.
Simulación: