UNIVERSIDAD TECNOLÓGICA DE PANAMÁ

FACULTAD DE INGENIERÍA ELÉCTRICA

CENTRO REGIONAL DE CHIRQUÍ

ASIGNATURA: CIRCUITOS LÓGICOS ELECTRÓNICOS

Profesora: Iveth Moreno

Laboratorio

Integrantes:

Eduardo Espinoza

Alonso Espinoza

Héctor Caballero
ESTUDIO DE LOS FLIP FLOP
OBJETIVOS
Obtener las tablas de verdad de los Flip Flop: RS, D, JK y T.
Identificarlas diferencias entre un Flip-Flop y un “latch” de tipo D.
Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de
entrada –salidas.

INTRODUCCIÓN
Los circuitos combinatorios son parte fundamental de los sistemas digitales; pero en la
mayoría de las aplicaciones se requieren de elementos de memoria que complementen el
procesamiento de la información. Los sistemas que contemplan parte combinatoria y los
elementos de memoria se les conoce como “circuitos secuenciales”.
En un sistema de este tipo, la salida presente no depende sólo de la combinación
presente a la entrada, sino de la secuencia en que se hayan aplicado los valores de
entradas anteriores. Estos estados son almacenados precisamente en los elementos de
memoria antes mencionados.

Como se observa en la figura 1.1, el circuito secuencial consta de un lazo de

retroalimentación, que toma información de algún punto del circuito, la memoriza y la
presenta en la entrada de tal forma que el funcionamiento se basa en una secuencia de
informaciones que, en conjunto, determinan las salidas presentes.

MATERIAL Y EQUIPO EMPLEADO

Cantidad Descripción
1 Fuente de alimentación de 5 VDC
1 CI SN 7402
1 CI SN 7408
1 CI SN 7474
CI SN 7475
1 CI SN 7476
2 LED’S
2 resistores de 220, 330, 470 ó 560 ohms, ¼ W.
- Resistores de 1K,2.2K o 3.9 k ohms, ¼ W.
2 Microswith de 8P8T
2 Protoboards
1 probador Lógico
1 generador de Funciones
1 osciloscopio.
Pre-reporte:
Investigar los diagramas esquemáticos de los C.I. utilizados en esta práctica, así
como sus tablas de verdad.
Llevar por lo menos 5 hojas cuadriculadas.
Para la segunda parte, traer implementado con el CI 7476, el circuito generador de
combinaciones de la figura 1.2.

DESARROLLO
Primera parte: Celdas básicas con compuertas
Celda básica “RS”
1. Implemente el circuito de la figura 1.3. Colocando LED´s a las salidas, polarizados
mediante resistencias de 220 .
2. Obtenga la tabla de verdad característica y anote los resultados en la tabla 1.1
NOTA: Verifique siempre las condiciones iniciales.

Q R S 𝑄𝑇+1 ̅̅̅̅̅̅̅
𝑄𝑇+1
0 0 0 0 1
0 0 1 1 0
0 1 0 0 1
0 1 1 0 (No válido) 0 (No válido)
1 0 0 1 0
1 0 1 1 0
1 1 0 0 1
1 1 1 0(No válido) 0(No válido)

Celda básica “RS” temporizada

3. Modifique el circuito de la figura 1.3 para obtener el circuito de la figura 1.4
4. Obtenga la tabla de verdad, para este circuito. Simule el pulso de reloj con el interruptor CLK.
Anote los resultados en la tabla 1.2. Compara las dos tablas: ¿Cuál es la diferencia? Concluya.

CLK=1 CLK=0

Q R S 𝑄𝑇+1 ̅̅̅̅̅̅̅
𝑄𝑇+1 𝑄𝑇+1 ̅̅̅̅̅̅̅
𝑄𝑇+1
0 0 0 0 1 0 1
0 0 1 0 1 1 0
0 1 0 0 1 0 1
0 1 1 0 1 0 0
1 0 0 1 0 1 0
1 0 1 1 0 1 0
1 1 0 1 0 0 1
1 1 1 1 0 0 0

Flip–Flop D activado por nivel (latch)

5. Modifique el circuito de la figura 1.4 para obtener el “latch” tipo “D” de la figura 1.5.
Conecte sus entradas como se indica y coloque LED´s a las salidas, polarizados mediante
resistencias de 220 .

6. Obtenga la tabla de verdad característica, teniendo cuidado de establecer en el circuito

las condiciones iniciales correctas. Anote los resultados en la tabla 1.3.

CLK Qt D 𝑄𝑇+1 ̅̅̅̅̅̅̅

𝑄𝑇+1
0 0 0 0 1
0 0 1 0 1
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 0 1
1 1 1 1 0

7. Invierta las entradas D y CLK y repita el paso 6. Analice y concluya.

Segunda parte: Circuitos integrados Flip-Flops y latch’s
Latch “D” y Flip-Flop “D”
Los conceptos de “latch” y Flip-Flop a veces son tomados (erróneamente) como
sinónimos. La principal diferencia radica en que un “latch” responde al nivel (ya sea alto o
bajo) de una señal de reloj, mientras que un Flip-Flop solo lo hace únicamente en las
transiciones (ascendentes o descendentes).
8. Con los CI’s 74LS74 y 74LS75, implemente el circuito mostrado en la figura 1.6,
verificando que las señales asíncronas se conectan correctamente.
9. Aplique con el generador una señal TTL de 10 KHz y con la ayuda del osciloscopio,
elabore el diagrama de tiempo que contenga las salidas del generador (entradas “D”, “E” y
CLK) y las salidas “Q’s” del “latch y del Flip-Flop. Dibújelas en hojas cuadriculadas.
Flip-Flop “JK”
10. Con el CI 7476 implemente el Flip–Flop tipo “JK” mostrado en la figura 1.7. Conecte
las entradas clear y preset en estado alto.

11. Con ayuda del osciloscopio, realice un diagramas de tiempo con CLK, J, y Q; dibuje
en papel cuadriculado.
NOTA: Recuerde verificar en estos circuitos, la presencia de los flancos y no el pulso.
12. Intercambie las entradas J y K realice un nuevo diagrama de tiempos. Analice y
concluya.
Flip–Flop Tipo “T”
13. Interconecte las dos entradas J y K del circuito de las figuras 1.7, para convertirlo en
un Flip–Flop tipo “T”, y conecte esta entrada a la salida B del generador de
combinaciones.
14. Con el nuevo circuito, obtenga el diagrama de tiempos.
15. Invierta las entradas T y CLK y obtenga un nuevo diagrama de tiempo. Analice y
concluya.
Figura 1.12. Simulación Flip-Flop y latch tipo D.

Figura 1.13. Entrada de 10KHz

Figura 1.14. Salida Q-E-D

Figura 1.15. Q’s Latch

Figura 1.16 Q’s Flip-Flop

Figura 1.17. Simulación de Flip-Flop JK.

Figura 1.18. Entrada de reloj.

Figura 1.19. Entrada J.

Figura 1.20. Salida Q

Figura 1.21. Entrada J, K y salida Q.

Figura 1.22. Entrada J. Circuito con J y K invertidos.

Figura 1.23. Entrada K. Circuito con J y K invertidos.

Figura 1.24. Salida Q. Circuito con J y K invertidos.

Figura 1.25. Entradas J, K y salida Q. Circuito con J y K invertidos.