Académique Documents
Professionnel Documents
Culture Documents
Lógica secuencial
Elementos de memoria
La clave para tener un circuito secuencial consiste entonces en contar con
elementos de memoria que guarden los estados o condiciones internas de
operación del sistema.
Estado: se entiende por estado de un sistema secuencial a todas y cada una de las
combinaciones lógicas que pueden presentar los elementos de memoria.
Figura 1
Tabla 1
Tabla 2
Figura 3
Cuando la señal LD del circuito de la figura 3 es igual a 0, la entrada al candado es
00 lo cual, de acuerdo con la tabla 2 hace que se conserve el estado anterior,
independientemente de los valores de S y R. Cuando LD es 1 lógico, entonces se
permite el paso de las señales S y R al candado el cual opera de manera normal.
En la tabla 3 se muestra el funcionamiento de este circuito.
Además del candado SR también existen otros tipos de candados cuyo
funcionamiento es diferente y tienen aplicaciones en diversos problemas. Los
candados mas populares son los tipos T, JK y D. Todos los demás candados se
basan en la estructura fundamental SR.
El candado D tiene una estructura como la mostrada en la figura 4 y su operación
característica se encuentra en la tabla 4.
Figura 4
Tabla 4
Figura 6
Tabla 6
Figura 7
Tabla 7
En forma compacta los candados y flip-flops tienen un símbolo particular y se
muestra en las figuras 8 y 9 respectivamente.
Figura 9
Figura 10
Los elementos básicos de memoria son de dos tipos principales: candados y flip-
flops. Se debe recordar que un candado se activa mediante una señal de nivel y un
flip-flop se activa mediante un flanco de transición, no son equivalentes.
Tanto los candados como los flip-flops pueden o no tener señales de borrado y/o
inicialización, tanto en forma síncrona como asíncrona.
Primeramente, se define bajo VHDL el candado que aparece en la figura 11.
Figura 11
El candado de la figura 11 se activa con un nivel alto en la terminal LD y la
información de D pasa a Q. Una vez en el estado inactivo, la salida Q mantiene su
estado, aunque haya cambios en D. la descripción VHDL de este circuito se muestra
en la figura 12..
Figura 14
Figura 15
La descripción VHDL del candado D con borrado asíncrono y su correspondiente
banco de pruebas se encuentran en las figuras 16 y 17 respectivamente. La
simulación del circuito se encuentra en la figura 18. Nótese que ahora el candado
inicia en el estado cero perfectamente definido.
En algunas aplicaciones es necesario contar con señales de borrado que estén
sincronizadas a la base de tiempo. Este tipo de borrado se denomina síncrono. Para
inferir el candado de la figura 19 con un borrado síncrono la figura 16 se debe
modificar para que aparezca como la figura 20. El banco de pruebas para este
candado se encuentra en la figura 21. La simulación del banco de pruebas y el
candado se muestra en la figura 22. Nótese como el borrado no interviene hasta
que se activa la señal de control LD.
Figura 19
Figura 20
Si lo que desea es una inicialización a uno lógico en el candado, tanto asíncrona
como síncrona solamente hay que cambiar la condición de Q a 1 en las líneas 18 y
19 de las figuras 16 y 20 respectivamente. Igualmente, si lo que se desea es cambiar
el nivel lógico de la activación del candado, solamente hay que invertir la lógica de
la terminal LD.
Para inferir un flip-flop, la declaración VHDL es un poco diferente a la de un candado.
La descripción VHDL del flip-flop de la figura 23 se muestra en la figura 24, el banco
de pruebas correspondiente se la figura 25 y la simulación en la figura 26.
Figura 23
Figura 24
Para inferir un flip-flop se necesita que el proceso tenga como variables de
sensibilidad a la terminal del reloj solamente y la línea 16 de la figura 24 contiene
los elementos que indican el tipo de borde de disparo deseado. En este caso al decir
(CLK event and CLK=1) se infiere el borde de disparo positivo. Si se desea tener un
borde de disparo negativo se debe cambiar la condición a CLK = 0.
Si ahora se desea un flip-flop con borrado asíncrono como el que aparece en la
figura 27 se necesita modificar la figura 24 para obtener el listado de la figura 28
que ya incluye el borrado. El banco de pruebas se encuentra en la figura 29 y la
figura 30 muestra la simulación de este flip-flop.
Figura 27
Se pueden hacer todas las combinaciones de borrado, inicialización, lógica negativa
o lógica positiva y borde de disparo para inferir los diferentes tipos de flip-flops.
Solamente se debe tener cuidado que el dispositivo sobre el cual se realiza la
síntesis contemple estos bloques funcionales.