1

ESCUELA POLITÉCNICA NACIONAL

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

LABORATORIO DE SISTEMAS DIGITALES

CONTADORES ASINCRÓNICOS Y SINCRÓNICOS

MAYTÉ SOLEDAD BÁEZ BARRAGÁN

ALEJANDRA NOHELIA CRUZ ALDEÁN

INSTRUCTOR: ING. ANDRÉS JULIÁN UTRERAS TELLO

Quito, julio 2018

 2

TABLA DE CONTENIDO
1. Tema ...............................................................................................................................................3
2. Objetivos .........................................................................................................................................3
3. Informe............................................................................................................................................3
4. Conclusiones y Recomendaciones .................................................................................................12
4.1. Conclusiones Mayté Báez ..........................................................................................................12
4.2. Conclusiones Nohelia Cruz ........................................................................................................13
4.3. Recomendaciones .....................................................................................................................13
5. Bibliografía ....................................................................................................................................13
 3

1. Tema

Contadores Asincrónicos y Sincrónicos.

2. Objetivos

2.1. Familiarizar al estudiante con el diseño de circuitos contadores.

2.2. Creación de contadores usando flip-flops y compuertas lógicas usando
VHDL.

3. Informe
3.1. Explicar las diferencias en una hoja como mínimo sobre el diseño de
contadores sincrónicos y asincrónicos.

Como bien se pudo palpar en las prácticas realizadas los diseños de contadores
síncronos se caracterizan porque las entradas de reloj de todos y cada uno de los flip
flops se conectan juntas a un reloj común. De esta manera todos los FF cambian de
estado simultáneamente (en paralelo).

Para diseñar un contador síncrono se debe dibujar la tabla de transiciones donde se

refleje el cambio de estado de los biestables al llegar la señal de reloj después decidir
el tipo de biestable que usaremos para implementar el contador. Se puede hacer con
cualquiera de los existentes: RS, JK, T o D. A partir de la tabla de excitación del
biestable elegido, completar la tabla con las entradas de los biestables para cada una
de las transiciones del contador.

Por otro lado, los sistemas asíncronos permiten que los FF no estén conectados a la
misma señal de reloj, por lo que no cambian simultáneamente. La señal de reloj sólo
ataca al flip-flop que representa al bit menos significativo. Los otros flip flops se
conectan en cascada sirviendo su salida de reloj para el siguiente, hasta llegar al bit
más significativo.

Esta configuración nos permite observar que se produce un retraso en la propagación

de la señal desde la entrada a la salida (Ya que existe un pequeño tiempo de retraso
cuando un FF cambia de estado, el cuál explicaremos a detalle más adelante).
 4

Este es el uno de los "defectos" de los contadores de rizo, debido al retraso explicado
anteriormente, este tipo de contadores tiene un límite en la frecuencia de reloj aplicada
a su entrada, aunque los retrasos en los FF modernos son muy pequeños (entre los
10 y los 40 nanosegundos), si se aplica a la entrada una frecuencia muy alta, el
contador no puede funcionar de manera correcta.

Contadores sincrónicos

Los contadores sincrónicos son aquellos en el cual los impulsos a contar van a estar
presentes en todas las entradas de reloj de todos los FF al mismo tiempo. Este tipo de
contadores son más rápidos en comparación con los contadores asíncronos, lleva una
conexión un tanto diferente sobre los FF, esto puede aumentar su complejidad, pero
es la única manera de obtener el menor retraso posible para operar de manera
confiable y alcanzar mayores velocidades de conteo.

En los contadores paralelos, todos los FF cambian al mismo tiempo, lo que reduce la
propagación a un solo valor (el tiempo que tarda en cambiar de estado un solo FF).

El método para diseñar un contador síncrono consiste en realizar una tabla de verdad
cuyas entradas sean los estados por los que se desea que pase el contador, y cuyas
salidas sean los estados lógicos que debemos de aplicar a las entradas síncronas para
obtener los estados lógicos deseados.

Contadores asincrónicos

Los contadores asincrónicos son aquellos en los que las entradas de reloj no actúan
simultáneamente en todos los FF sino secuencialmente es por eso que se conecta en
cascada, es decir que su funcionamiento se basa en que la entrada de reloj se aplica
solo al primer FF, y las entradas de reloj del resto son gobernadas por las salidas del
FF anterior como si fuera uno tras de otro.

Para el diseño de un contador asincrónico se utilizan flip flops de tipo T con entrada 1,
los cuales se obtienen al cortocircuitar las entradas de un FF J-K; y según cuantos
estados sean requeridos, se conectan en cascada los FF necesarios.
 5

Debido a que los cambios de estado en los FF son asíncronos con respecto a la señal
de reloj, es decir, no ocurren al mismo tiempo que cambia la señal de reloj. El único
que obedece directamente a los cambios de la señal de reloj es el primer FF, este tipo
de contadores tiene un límite en la frecuencia de reloj aplicada a su entrada, aunque
los retrasos en los FF modernos son muy pequeños (entre los 10 y los 40
nanosegundos), si se aplica a la entrada una frecuencia muy alta, el contador no puede
funcionar de manera correcta.

3.2. Determinar lo que haría para obtener una señal de reloj de 8 Hz, a partir
de una señal de reloj generada por un cristal de 512 Hz.

Dado que 512 es igual a 29 y 8 es igual a 23 se puede obtener la una señal a partir de
la otra dividiendo la señal a la mitad 6 veces, ya que 29 ∙ 2−6 = 23 . Para llevar a cabo
esto, se debe utilizar un flip flop tipo JK en el que su señal de reloj es la señal generada
por el cuarzo y sus entradas en 1 para que a la salida se encuentre una señal que
oscila la mitad de las veces que la de la entrada, dado que el flip flop se activa con
flanco negativo.

El circuito diseñado es el siguiente:

Figura 1. Circuito divisor de frecuencia.

 6

Figura 2. Señal dividida 6 veces a la mitad.

3.3. Diseñar un circuito sincrónico usando diagrama de estados que realice

un contador de la serie de Fibonacci que llegue hasta el número 21 y
luego reinicie desde 1.

Para diseñar este circuito se debe tomar en cuenta que la serie de Fibonacci hasta el
número 21 va de la siguiente manera: 1, 1, 2, 3, 5, 8, 13, 21. El número 21 necesita 5
bits para ser expresado en binario, es por ello que se necesitan 5 flip flop que permiten
31 condiciones distintas. Como se mencionó antes, son 7 números de la serie de
Fibonacci hasta llegar al número 2, entonces los otros estados no importan.

El diagrama de estados es el siguiente:

Figura 3. Diagrama de estados del circuito.

Tabla y asignación de estados:

Estado Salida de cada FF
 7

Q4 Q3 Q2 Q1 Q0
S1 0 0 0 0 1
S2 0 0 0 1 0
S3 0 0 0 1 1
S5 0 0 1 0 1
S8 0 1 0 0 0
S13 0 1 1 0 1
S21 1 0 1 0 1
Tabla 1. Asignación de estados correspondiente.

Para establecer los valores de J y K de cada flip flop se deben considerar las siguientes
transiciones:

𝑄𝑛 𝑄 𝐽 𝐾
0 → 0 0 X
0 → 1 1 X
1 → 0 X 1
1 → 1 X 0
Tabla 2. Tabla de comportamiento de la red secuencial.

Para las salidas de cada flip flop se establece la siguiente tabla de verdad:

Estado anterior Estado nuevo Transiciones

Q Q Q Q Q Q Q Q Q Q J K J K J K J K J K
4 3 2 1 0 4 3 2 1 0 4 4 3 3 2 2 1 1 0 0
0 0 0 0 0 X X X X X X X X X X X X X X X
0 0 0 0 1 0 0 0 1 0 0 X 0 X 0 X 1 X X 1
0 0 0 1 0 0 0 0 1 1 0 X 0 X 0 X X 0 1 X
0 0 0 1 1 0 0 1 0 1 0 X 0 X 1 X X 1 X 0
0 0 1 0 0 X X X X X X X X X X X X X X X
0 0 1 0 1 0 1 0 0 0 0 X 1 X X 1 0 X X 1
0 0 1 1 0 X X X X X X X X X X X X X X X
0 0 1 1 1 X X X X X X X X X X X X X X X
0 1 0 0 0 0 1 1 0 1 0 X X 0 1 X 0 X 1 X
0 1 0 0 1 X X X X X X X X X X X X X X X
0 1 0 1 0 X X X X X X X X X X X X X X X
0 1 0 1 1 X X X X X X X X X X X X X X X
0 1 1 0 0 X X X X X X X X X X X X X X X
0 1 1 0 1 1 0 1 0 1 1 X X 1 X 0 0 X X 0
0 1 1 1 0 X X X X X X X X X X X X X X X
0 1 1 1 1 X X X X X X X X X X X X X X X
1 0 0 0 0 X X X X X X X X X X X X X X X
1 0 0 0 1 X X X X X X X X X X X X X X X
1 0 0 1 0 X X X X X X X X X X X X X X X
 8

1 0 0 1 1 X X X X X X X X X X X X X X X
1 0 1 0 0 X X X X X X X X X X X X X X X
1 0 1 0 1 0 0 0 0 1 X 1 0 X X 1 0 X X 0
Tabla 3. Tabla de verdad del circuito.

A partir de la tabla se pueden determinar las funciones lógicas para las entradas de
cada flip-flop.

Para J0:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X 1 00 X X X X
01 X X X X 01 X X X X
11 X X X X 11 X X X X
10 1 X X X 10 X X X X

𝐽0 = 1
Para K0:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X X 00 X X X X
01 1 1 0 X 01 X 0 X X
11 0 X X X 11 X X X X
10 X X X X 10 X X X X

𝐾0 = ̅̅̅
𝑄2 ̅̅̅
𝑄1 + ̅̅̅
𝑄4 ̅̅̅
𝑄3 ̅̅̅
𝑄1
Para J1:
 9

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X 0 00 X X X X

01 1 0 0 X 01 X 0 X X

11 X X X X 11 X X X X
10 X X X X 10 X X X X

𝐽1 = ̅̅̅
𝑄3 ̅̅̅
𝑄2
Para K1:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X X 00 X X X X

01 X X X X 01 X X X X

11 1 X X X 11 X X X X
10 0 X X X 10 X X X X

𝐾1 = 𝑄0
Para J2:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X 1 00 X X X X

01 0 X X X 01 X X X X

11 1 X X X 11 X X X X
10 0 X X X 10 X X X X
 10

𝐽2 = 𝑄1 𝑄0 + ̅̅̅
𝑄1 𝑄̅0
Para K2:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X X 00 X X X X

01 X 1 0 X 01 X 1 X X

11 X X X X 11 X X X X
10 X X X X 10 X X X X

𝐾2 = ̅̅̅
𝑄3
Para J3:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X X 00 X X X X

01 0 1 X X 01 X 0 X X
11 0 X X X 11 X X X X
10 0 X X X 10 X X X X

𝐽3 = ̅̅̅
𝑄4 𝑄2
Para K3:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X 0 00 X X X X
 11

01 X X 1 X 01 X X X X

11 X X X X 11 X X X X
10 X X X X 10 X X X X

𝐾3 = 𝑄0
Para J4:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X 0 00 X X X X
01 0 0 1 X 01 X X X X

11 0 X X X 11 X X X X
10 0 X X X 10 X X X X

𝐽4 = 𝑄3 𝑄2
Para K4:

Q4 = 0 Q4 = 1

00 01 11 10 00 01 11 10
00 X X X X 00 X X X X
01 X X X X 01 X 1 X X

11 X X X X 11 X X X X
10 X X X X 10 X X X X

𝐾4 = 1
Y la simulación en Proteus es la siguiente:
 12

Figura 4. Simulación del circuito en Proteus.

4. Conclusiones

4.1. Conclusiones Mayté Báez

• Se logró definir prácticamente que al diseñar circuitos sincrónicos los cambios
que se realizan son simultáneas en todos los flip flops, esto desencadena un
comportamiento equitativo en el cambio de estado de cada flip flop, mientras
que en otros casos al asumir un diseño asincrónico la señal de reloj que
alimenta a los JK va a ser distinta una con respecto de otra, esto permite que el
único cambio que se genere sea en el bit más significativo.
• Un contador un circuito secuencial cuyas salidas van a representar mediante
un cierto código un número de pulsos de la señal que se aplica en la entrada
de los flip flops, este tipo de contadores se encuentran constituidos por una
seria de circuitos biestables que van a estar interconectados.
• Se observó que al conectar Flip Flops en cascada, para contadores
asincrónicos el valor menos significativo es aquel en el cual entra la salida de
reloj. Se puede disponer de integrados comerciales los cuales ya tienen una
 13

configuración para el conteo lo que facilitaría el diseño de contadores, dentro

de estos se encuentra el CI 7490, con el cual tiene como módulo 10, es
cuestión de truncar el valor deseado

4.2. Conclusiones Nohelia Cruz

• El diseño de circuitos sincrónicos tiene un nivel de complejidad mayor al
diseño de circuitos asincrónicos, debido a que el proceso es más extenso ya
que hay que realizar diferentes diagramas y tablas de verdad para obtener
las funciones lógicas.
• Un tipo de circuitos asincrónicos es el tipo Rippe clock, este se usa
especialmente cuando el módulo es distinto a 2n ya que la señal de salida e
un flip flop es la señal de entrada del siguiente.
• Se puede realizar circuitos sincrónicos que no requieran todos los estados
posibles, como por ejemplo la serie de Fibonacci planteada en el presente
informe, se puede notar que solo se usan 7 estados y a lo demás se asigna
una condición que no afecta el circuito.

4.3. Recomendaciones
• Se recomienda realizar todo el proceso de diseño para contadores
sincrónicos y asincrónicos, es decir el análisis de diagrama de estados,
diagramas de tiempos y tablas de verdad.

5. Bibliografía
[1] Apuntes de clase Sistemas Digitales. Ing. Fernando Flores.
[2] NOVILLO CARLOS A., "Sistemas Digitales" Quito, Escuela Politécnica
Nacional, 2010.
[3] MAXIMEZ DAVID, “VHDL El arte de programar sistemas digitales”, Editorial
Continental, 2002.