TECNOLOGÍA Y METODOLOGÍA DE DISEÑO

0 DIGITAL

1. Objetivos.

 Introducir al estudiante en el uso de herramientas de diseño digital

en la modalidad de captura de esquemáticos.
 Familiarizarse con los dispositivos lógicos programables.

2. Equipo.
 Computador personal.
 Software Quartus 16.1 Prime lite Edition para diseño y ModelSim
Altera 10.5b para simulación del circuito digital.
 Tarjeta de desarrollo DE0 nano.

3. Metodología de trabajo para todo el semestre.

1) La realización de cada práctica implica el desarrollo de actividades en

el transcurso de la semana, por lo tanto, el espacio de tiempo y el
laboratorio asignado para las prácticas se empleará solo para la
sustentación de las prácticas. En dicha sustentación se deberá
entregar:
a) Simulación funcional del sistema (diagrama de tiempos para cada
uno de los puntos).
b) Archivo .bit: Programa de configuración de FPGA para cada uno de
los puntos.
c) Montaje hardware de la práctica para cada uno de los puntos.
d) Archivo de diseño documentado para cada uno de los puntos.
2) Al final de la práctica el docente empleará 15 minutos para socializar
la práctica siguiente.
3) Todos los grupos deberán utilizar el software determinado por el
docente para la descripción, simulación y configuración en la FPGA de
los diseños digitales planteados. El software lo pueden descargar
directamente de la página del fabricante.
4) Deberán conformarse grupos de trabajo compuestos por máximo 2
estudiantes, estos grupos de trabajo realizarán las prácticas durante
todo el semestre académico.
5) Cada una de las prácticas realizadas durante los cortes, tendrán una
ponderación equivalente con las evaluaciones escritas realizadas en
dicho periodo de tiempo.

4. Rubrica de evaluación de las prácticas durante el semestre.

 10% Quiz de verificación de preparación de la sustentación.
 30% Calidad y estética en el montaje del hardware y software.
 30% Conocimientos y claridad en la sustentación, así como en las
respuestas a las preguntas realizadas por el docente durante la
sustentación.
 30% correcto funcionamiento de la práctica.
5. Teoría.

Dentro del proceso de fabricación de nuevos sistemas digitales, el

prototipado (diseño e implementación) en un principio y durante muchos
años se realizó en papel y posteriormente se hacía el montaje físico en una
placa de pruebas (protoboard). Sin embargo, gracias al desarrollo
electrónico tanto a nivel de hardware y software ha sido posible disponer de
herramientas de diseño asistido por computador (CAD) y circuitos
configurables, (PLD – Programmable Logic Device), que permiten dibujar los
circuitos o describirlos a través de ciertos lenguajes como VHDL o Verilog,
luego simular su funcionamiento y “descargar” el diseño en dichos
dispositivos configurables para verificar su funcionamiento. La herramienta
Quartus II, del fabricante de circuitos integrados Altera, es una herramienta
software que permite hacer el proceso de diseño CAD, es decir, dibujar
(también se suele decir “capturar”) esquemas de circuitos lógicos. Esto
significa que, a la hora de hacer un circuito, se colocan las puertas lógicas
que se necesitan en el área de trabajo del programa y se conectan con
líneas que simulan cables. Estos esquemas o circuitos se pueden hacer en
una sola hoja, lo que puede ser un poco incómodo de interpretar si el
circuito es muy grande, o puede tener una estructura jerárquica (véase
la Figura 1), que es una potente cualidad de este tipo de herramientas y
que soluciona el problema de grandes esquemáticos.

figura 1. Estructura de un sistema jerárquico

Para este tipo de esquemáticos, el nivel superior es una única página que
alberga un diagrama de bloques. Normalmente, el nivel superior no
contiene compuertas ni otros elementos lógicos, sino que muestra los
subsistemas principales, su interconexión y las entradas y salidas del
sistema global. Los subsistemas están definidos en páginas de niveles
inferiores, las cuales pueden contener descripciones con puertas lógicas e
incluso ellas mismas pueden definir jerarquías de niveles inferiores.

Si una jerarquía particular de bajo nivel se necesita más de una vez, se

puede reutilizar varias veces por las páginas de niveles superiores, tal como
ocurre con la página 5 del esquema de la Figura 1, que se usa en las
páginas 3 y 4 del esquema.

Una vez que el esquema está capturado, se compila, y con el resultado de

la compilación se configura un dispositivo programable.

Hay varias familias de dispositivos de lógica programable, como por ejemplo

las PAL (Programmable Array Logic), los EPLD (Erasable PLD), los CPLD
(Complex PLD), o las FPGA (Field Programmable Gate Array). En este curso
se utilizan las FPGA. En una próxima práctica se profundizará en la
construcción interna de dichos dispositivos.

La empresa Terasic es quien ofrece tarjetas de desarrollo que permiten

realizar el prototipado de diseños digitales basados en PLDs del fabricante
ALTERA. La tarjeta de desarrollo DE0-NANO es uno de los sistemas
ofrecidos por Terasic.

La caja del sistema DE0 Nano trae el contenido mostrado en la figura

siguiente.

La empresa vende diferentes entornos de desarrollo de acuerdo a los

propósitos del ingeniero que empleará la tecnología. Sin embargo, se ofrece un
IDE de desarrollo gratuito con posibilidades limitadas para la academia. Este
debe ser descargado de la plataforma de altera.

En este curso se recomienda la instalación de Quartus Prime 18 Lite Edition y

la aplicación ModelSim Altera starter Edition para realizar la simulación de los
diseños planteados, a través del enlace
https://fpgasoftware.intel.com/?edition=lite
Para que esta última aplicación pueda ser ejecutada desde Quartus II, se debe
indicar la ubicación del ejecutable del Modelsim. Esto se hace yendo al menu
tools -> opcions -> EDA TOOL OPCIONS.

Para que el programa Quartus pueda trasferir y recibir información de la

tarjeta de desarrollo DE0 Nano, deben instalarse los drivers del USB Blaster
que es un circuito contenido en la tarjeta que se encarga de las tareas de
comunicación y configuración del hardware de la DE0 Nano.

El procedimiento para instalar apropiadamente el driver es:

1) Conectar la tarjeta de desarrollo con el cable USB mini al

computador.
2) Abrir el administrador de dispositivos y dele clic derecho al puesto
USB como se muestra en la figura siguiente.

Seleccione “Actualizar controlador”.

3) Indique al asistente la carpeta de drivers contenida en la ruta

C:\Altera\16.1\Quartus

Finalmente para obtener la licencia de uso de Quartus, en el menú principal se

da clic en Tools y en la parte inferior del menú desplegable se selecciona
License setup. En la ventana emergente se da clic en Web license Update y
siga el procedimiento.

En este punto el sistema queda listo para desarrollar los proyectos del
curso.
6. Procedimiento.

1) Utilice el tutorial entregado para realizar la instalación de las

herramientas de desarrollo de hardware en un PC portátil que el
grupo de trabajo determine para realizar las prácticas durante el
semestre.
2) Lea de las páginas 7 a la 14 del manual de usuario de la tarjeta de
desarrollo que ha sido entregado por el docente y cuyo nombre de
archivo es “004_DE0_Nano_User_Manual_v1.7”. En el próximo
laboratorio se realizará quiz de dicha lectura.