V1_Acex080609

P1
Pentru înmulţitorul iterativ cu 1 pas per iteraţie, prezentaţi: Schema bloc, diagrama ASM si
Unităţile de comanda tip 1 FF/stare si Jump Counter (Numărător încărcabil si decodificator)
P2
Pentru ecuaţia x = a*b + c*(d – a); scrieţi programe corespunzătoare pentru maşini cu 0, 1, 2, si
3(load/store) adrese. a, b, c, d sunt date in celule de memorie care nu trebuie sa fie modificate,
iar x trebuie depus in memorie.
P3
swapm $r1, $r2, $r3; schimb de date intre 2 celule de memorie
RTL abstract: Mem[R[r1] + R[r3]]  Mem[R[r2] +R[r3]];
Implementaţi IF si swapm pe o maşina cu 1 magistrala, timp de acces memorie = 2 tacti
Prezentaţi: schema, formatul instrucţiunii, diagrama ASM si RTL concret pentru IF si swapm.
Explicaţi cerinţele pentru RegFile: MIPS cu 1 magistrala vs. MIPS single cycle.

V1_Acex080609
P1
Pentru înmulţitorul iterativ cu 1 pas per iteraţie, prezentaţi: Schema bloc, diagrama ASM si
Unităţile de comanda tip 1 FF/stare si Jump Counter (Numărător încărcabil si decodificator)
P2
Pentru ecuaţia x = a*b + c*(d – a); scrieţi programe corespunzătoare pentru maşini cu 0, 1, 2, si
3(load/store) adrese. a, b, c, d sunt date in celule de memorie care nu trebuie sa fie modificate,
iar x trebuie depus in memorie.
P3
swapm $r1, $r2, $r3; schimb de date intre 2 celule de memorie
RTL abstract: Mem[R[r1] + R[r3]]  Mem[R[r2] +R[r3]];
Implementaţi IF si swapm pe o maşina cu 1 magistrala, timp de acces memorie = 2 tacti
Prezentaţi: schema, formatul instrucţiunii, diagrama ASM si RTL concret pentru IF si swapm.
Explicaţi cerinţele pentru RegFile: MIPS cu 1 magistrala vs. MIPS single cycle.

V2_Acex080609
P1
Pentru ecuaţia x = c – a*b + d*(a*c – e); prezentaţi 3 DFG-uri: planificările ASAP, ALAP si cazul
3, in care dispuneţi de 1 înmulţitor si de 1 UAL pentru +/-. Consideraţi ca înmulţirea durează 2
tacti, iar +/- 1 tact. Comparaţi duratele de execuţie a calculelor in cele 3 cazuri. Explicaţi
noţiunea de mobilitate. Prezentaţi căile de date si unitatea de comanda pentru cazul 3
P2
Extindeţi ASI MIPS cu instrucţiuni pentru operaţii cu stiva. Prezentaţi formatul de instrucţiune,
RTL abstract, diagrama ASM si explicaţii pentru PUSH..
P3
Desenaţi 2 maşini tip MIPS cu 1 magistrala, care diferă prin amplasarea registrelor care
conectează UAL la magistrala. Scrieţi RTL abstract si concret pentru IF, Load si SLL pentru cele
doua maşini. UAL poate efectua o singura deplasare per tact. Comparaţi rezultatele obţinute.

V1_Acex080609
P4
Descrieţi realizarea unitatilor de comanda: 1FF/stare si JumpCounter (numărător cu încărcare).
Prezentaţi scheme, legătura cu IR, conexiuni cu IF si o operaţie generica care sa conţine o
parte liniara si un micro salt înapoi. Explicaţi funcţionarea schemelor.
P5
Comparaţi soluţiile aplicate pentru rezolvarea hazardurilor (structurale, WAR, WAW si RAW) in
metodele „Scoreboard” si Tomasulo.

V1_Acex080609
P4
Descrieţi realizarea unitatilor de comanda: 1FF/stare si JumpCounter (numărător cu încărcare).
Prezentaţi scheme, legătura cu IR, conexiuni cu IF si o operaţie generica care sa conţine o
parte liniara si un micro salt înapoi. Explicaţi funcţionarea schemelor.
P5
Comparaţi soluţiile aplicate pentru rezolvarea hazardurilor (structurale, WAR, WAW si RAW) in
metodele „Scoreboard” si Tomasulo.

V2_Acex080609
P4
Pentru predictoare de ramificări adaptive pe 2 nivele, prezentaţi metoda de predicţie si
clasificarea predictorilor.
P5
Se da secvenţa de instrucţiuni pentru MIPS- pipeline; branch rezolvat in faza ID.
Loop:
LW r2, (r3)100
SW r2, (r3)400
ORI r4, r2, 100
ADD r9, r2, r4
SUB r3, r9, r2
BNZ r3, r9, Loop
Prezentaţi diagramele pipeline (2 bucle) pentru evoluţia instrucţiunilor in pipeline fara si cu
forwarding. Consideraţi ca se face salt la Loop, fara branch delay slot.
Descrieţi căile de forwarding utilizate. Evaluaţi CPI fara si cu forwarding
V3_Acex080609
P1
Proiectaţi o UAL care sa execute adunare, scădere, incrementare si decrementare pentru
operanzi de 24 biţi sau operanzi de 3 x 8 biţi – simultan (MMX)
Prezentaţi schema (folosiţi numai 3 sumatoare a cate 8 biţi si porţi logice) cu semnalele de
comanda si un tabel cu valorile semnalelor de comanda pentru fiecare operaţie.
P2
Pentru instrucţiunea LWpi (Load Word cu post incrementare de adresa) Prezentaţi DFG pentru
implementări tip single cycle si pipeline. Analizaţi cerinţele fata de RegFile, si propuneţi soluţii
daca apar probleme
P3
Explicaţi si exemplificaţi acţiunile: stall, bubble si flush in pipeline; Prezentaţi scheme de
realizare a acţiunilor la nivel de registre.

V3_Acex080609
P1
Proiectaţi o UAL care sa execute adunare, scădere, incrementare si decrementare pentru
operanzi de 24 biţi sau operanzi de 3 x 8 biţi – simultan (MMX)
Prezentaţi schema (folosiţi numai 3 sumatoare a cate 8 biţi si porţi logice) cu semnalele de
comanda si un tabel cu valorile semnalelor de comanda pentru fiecare operaţie.
P2
Pentru instrucţiunea LWpi (Load Word cu post incrementare de adresa) Prezentaţi DFG pentru
implementări tip single cycle si pipeline. Analizaţi cerinţele fata de RegFile, si propuneţi soluţii
daca apar probleme
P3
Explicaţi si exemplificaţi acţiunile: stall, bubble si flush in pipeline; Prezentaţi scheme de
realizare a acţiunilor la nivel de registre.

V4_Acex080609
P1
1 v1 = z * r; v2 = x + y; v3 = b * d; v4 = v2 – c; v5 = v1 + v2 ; v6 = b * v3 ; v7 = v6 * d; v8 = v4 * a;
2 v9 = v7 * b; v10 = v5 * s;
Desenaţi DFG-urile pentru ansamblul de ecuaţii dat, având următoarele constrângeri:
a. Durata minima de execuţie
b. Consum minim de resurse
Duratele operaţiilor: Adunare – 1tact, Înmulţire 2 tacti.
Prezentaţi căile de date si unitatea de comanda pentru varianta b.
P2
Prezentaţi schemele corespunzătoare si explicaţi cum se realizează deplasarea logica la stânga
si aritmetica la dreapta - cu registrul de deplasare, - matrice de transistoare, - multiplexoare pe
mai multe nivele.
V3_Acex080609
P4
Desenaţi 2 maşini tip MIPS cu 2 magistrale: v1 – cu MAR si MDR, v2 – fara MAR si MDR.
Arătaţi conexiunile la Memorie. Scrieţi RTL abstract si concret pentru IF, Load si Store pentru
cele doua maşini. Comparaţi rezultatele.
P5
Prezentaţi schema si descrieţi metoda de planificare dinamica a execuţiei „Tomasulo
speculativa”

V3_Acex080609
P4
Desenaţi 2 maşini tip MIPS cu 2 magistrale: v1 – cu MAR si MDR, v2 – fara MAR si MDR.
Arătaţi conexiunile la Memorie. Scrieţi RTL abstract si concret pentru IF, Load si Store pentru
cele doua maşini. Comparaţi rezultatele.
P5
Prezentaţi schema si descrieţi metoda de planificare dinamica a execuţiei „Tomasulo
speculativa”

V4_Acex080609
P3
O unitate de comanda microprogramata trebuie sa realizeze operaţiile: mapare, micro adresa
următoare (next), salt la IF, salt la prima micro instrucţiune pentru instrucţiunea curenta
(dispatch după IF), microsalt condiţionat si necondiţionat, menţinerea condiţionata a micro
adresei curente (spin), salt la micro rutina de tratare a întreruperilor, salt la reset.
Prezentaţi o schema de unitate de comanda microprogramata corespunzătoare, formatul de
micro instrucţiune si explicaţi realizarea operaţiilor
P4
Pentru MIPS multi cycle (conexiuni pe baza de MUX) prezentaţi un tabel cu codul RTL pentru
instrucţiunile tip R, Load, ADDI, Branch, Jump, pe faze de execuţie IF, ID, EX, MEM, WB
P5
Implementaţi instrucţiunea JAL in MIPS pipeline.
Prezentaţi formatul instrucţiunii, RTL abstract, schema pipeline relevanta si explicaţi acţiunile in
etaje de pipeline implicate. Desenaţi o diagrama pipeline pentru o secvenţa de instrucţiuni, in
care apare JAL.