6° Telecomunicaciones
I/2018
MICROCONTROLADORES
REGISTRO ACUMULADOR
Y BANDERAS
Sossa Quisbert Ivonne Karen
Patón Nuñez Darcy Marisol
Resúmen.- En el siguiente trabajo, se explicará
la implementación de un Registro Acumulador,
la cual consiste en introducir las distintas
operaciones básicas, entre estos se encuentran
la suma y resta.
Está compuesta por módulos diferentes que
realizan una acción determinada para llevar a
cabo el correcto funcionamiento del sistema.
Índice de Términos-
Memoria de Solo Lectura: conocida también
como ROM (acrónimo en inglés de read-only
memory), es un medio de almacenamiento
utilizado en ordenadores y dispositivos
electrónicos, que permite solo la lectura de la
información y no su escritura.
Multiplexor: Es un circuito combinacional
que tiene varios canales de datos de entrada
y solamente un canal de salida.
Sólo un canal de la entrada pasará a la
salida y este será el que haya sido escogido
mediante unas señales de control.
Unidad Aritmética Lógica: También
conocida como ALU (siglas en inglés de
arithmetic logic unit), es un circuito digital
que calcula operaciones aritméticas y
operaciones lógicas.
I. INTRODUCCIÓN
ESTE documento explica el proceso que realiza un
Registro Acumulador, el cual realiza diferentes
operaciones básicas (suma, resta, multiplicaciones y
división), por medio de módulos creados para
operar estas funciones, a través de ejercicios se
demostrara su funcionamiento.
II. MARCO TEÓRICO
A. Especificaciones de las herramientas
utilizadas
Armado de Circuito:
Este circuito está formado por los siguientes
bloques:
 Unidad Aritmética Lógica (ALU)
 Read Only Memory (ROM)
 Registro (Flip Flop)
 Banderas:
 Detector de Cero
 Detector Numero Negativo
 Detector de Paridad
A continuación se explicará las herramientas
utilizadas, desde el simulador utilizado, (Proteus
Design Suite), y el software “Max Loader” para la
programación de la memoria ROM, que se utilizara
en la simulación de registros acumuladores.
Proteus Design Suite (Simulador): Es software de
automatización de diseño electrónico, desarrollado
por Labcenter Electronics Ltd., que consta de los
dos programas principales: Ares e Isis, y los

MICROCONTROLADORES
módulos VSM y Electra.La versión que se utilizó en
esta ocasión es Proteus 8 professional.
A partir de esta plataforma de simulación se crearon
diferentes bloques, los cuales serán pilar
fundamental para la realización de estas
operaciones, entre estos están:
ALU: Es el bloque principal, ya que contiene sub
bloques que realizarán las operaciones que se
requieren para este laboratorio.
Dentro de este se encuentra el sub-bloque “Sumador
Restador”, en el cual, su estructura está diseñada
para realizar las operaciones básicas, es decir, es el
bloque que realiza las operaciones bit a bit, ya sea
de suma o resta.
6° Telecomunicaciones
I/2018
Así mismo, se encuentra el sub-bloque “MUX” este
contiene un circuito de multiplexores, los cuales
reciben diferentes entradas y únicas salidas.
ROM: La memoria que se utilizó fue “27C256”, en
el simulador, Las memorias EPROM se programan
mediante un dispositivo electrónico, las celdas que
reciben carga se leen entonces como un 0.
Una vez programada, una EPROM se puede borrar
solamente mediante exposición a una fuerte luz
ultravioleta. Esto es debido a que los fotones de la
luz excitan a los electrones de las celdas
provocando que se descarguen.
Para programar esta memoria se utilizó el programa
“Max Loader”, el cual nos permite guardar
información en el chip, para que este sea útil en los
procesos a realizarse.

MICROCONTROLADORES
Esta memoria nos permite, guardar los comandos
que se utilizaran para realizar las operaciones, tales
como: leer un número, sumar o restar, etc.
REGISTRO: Este bloque está formado por cuatro
flip flops tipo D. El flip-flop tipo D es un elemento
de memoria que puede almacenar información en
forma de un “1” o “0” lógicos. Este flip-flop tiene
una entrada D y dos salidas Q y Q.
También tiene una entrada de reloj, que en este
caso, nos indica que es un FF disparado por el borde
o flanco descendente (ver el triángulo y la pequeña
esfera en la entrada en los diagramas inferiores). Si
el flip flop se disparara por el borde ascendente sólo
aparecería el triángulo (no hay la pequeña esfera).
El flip-flop tipo D adicionalmente tiene dos
entradas asincrónicas que permiten poner a la salida
Q del flip-flop, una salida deseada sin importar la
entrada D y el estado del reloj.
Fuente. Unicrom
Estas entradas son:
PRESET (poner) y CLEAR (Borrar).
6° Telecomunicaciones
I/2018
Es importante notar que estas son entradas activas
en nivel bajo (ver la bolita o burbuja en la entrada).
Ser activo en nivel bajo significa que: Para poner un
“1” en la salida Q se debe poner un “0” en la
entrada PRESE.
Para poner un “0” en la salida Q se debe poner un
“0” en la entrada CLEAR
BANDERAS:
 Detector de Cero:
El detector de cruce por cero indica cuando la señal
de entrada cruza GND. El amplificador operacional
en lazo abierto actúa como un comparador. La
salida de este comparador, debido a que la ganancia
es muy alta, se satura. Por lo que la salida de esta
configuración es +Vsat o -Vsat. En donde Vsat es el
voltaje de saturación a la salida. En este caso
utilizamos una compuerta OR negada.
 Detector de número negativo:
El detector de número negativo, es el que invierte el
dato ingresado, ya sea este “1”, lo cambiara por “0”
y viceversa.
 Detector de paridad:
Los generadores de paridad par son aquellos
circuitos que generan un 0 cuando el número de 1
en la entrada es par y un 1 cuando es impar, en el
caso de dos bit, sería como se muestra en la tabla de
verdad:
P = paridad par, es decir un número de 1 par.
I = paridad impar, es decir un número de 1 impar.
III. PROCEDIMIENTO
Desarrollamos un programa que realiza las
siguientes funciones:
 6° Telecomunicaciones
I/2018
MICROCONTROLADORES

LIA: Lee la variable A.

COMPA: Compara A.
LIB: Lee la variable B.
CLR o NOP: Limpiar.
INCA: Variable +1.
DECA: Variable -1.
PALABRAS DE ESTADO
NEGA: Niega la Variable.
ADD: Suma.
SUB: Resta.
AND: A and B.
OR: A or B. N Z P C FUNCION
XOR: A xor B.
X X X X LIA

X X X X COMPA
TABLA ALU Y BANDERAS
↨ ↨ ↨ X LIB

A3 A2 A1 A0 DESCRIPCION 0 1 0 0 NOP o CLR

0 0 0 0 LIA ↨ ↨ ↨ X INCA

0 0 0 1 COMPA ↨ ↨ ↨ X DECA

↨ ↨ ↨ X NEGA
0 0 1 0 LIB
↨ ↨ ↨ ↨ ADD
0 0 1 1 NOP O CLR

↨ ↨ ↨ ↨ SUB
0 1 0 0 INCA
↨ ↨ ↨ 0 AND
0 1 0 1 DECA
↨ ↨ ↨ 0 OR
0 1 1 0 NEGA
↨ ↨ ↨ 0 XOR
0 1 1 1 ADD

1 0 0 0 SUB

1 0 0 1 AND

1 0 1 0 OR

1 0 1 1 XOR
 6° Telecomunicaciones
I/2018
MICROCONTROLADORES

DIAGRAMA DE FLUJO EJERCICIOS

1) 9 + 5 = 14

INICIO LIB: Leer B (0010)

9  1001
ADD: Sumar (1001)
INGRESE UN
+ 5 (50101)
NUMERO
Mostrar resultado y acarreo
RS= 14  1110
Mostrar banderas
N1

2) 5–3=2

INGRESE OTRO
NUMERO
LIB: Leer B (0010)
5  0101
SUB: Restar (1000)
- 3  0011
N2
Mostrar resultado y acarreo
RS = 2  0010
Mostrar banderas
S  N1 + N2

3) 4 + 5 + 6 = 15

LIB: Leer B (0010)

4  0100
S
ADD: Sumar (1001)
+ 5 (50101)
ADD: Sumar (1001)
FIN + 6  0110

Mostrar resultado y acarreo

RS = 15  1111
Mostrar banderas
 6° Telecomunicaciones
I/2018
MICROCONTROLADORES

4) 8–4–4=0 7) 4*3+3 = 15
(4+4+4) + 3 = 15
LIB: Leer B (0010)
8  1000 LIB: Leer B (0010)
SUB: Restar (1000) 4  0100
- 4  0100 ADD: Sumar (1001)
SUB: Restar (1000) + 4  0100
- 4  0100 ADD: Sumar (1001)
Mostrar resultado y acarreo + 4  0100
RS = 0  0000 ADD: Sumar (1001)
Mostrar banderas + 3  0001
5) 10 – 2 + 4 = 12 Mostrar resultado y acarreo
LIB: Leer B (0010) RS = 15  1111
10  1010 Mostrar banderas
SUB: Restar (1000)
8) 7 * 2 + 1 = 15
- 2  0010
(7 + 7) + 1 = 15
ADD: Sumar (1001)
LIB: Leer B (0010)
+ 4  0100
7  0111
Mostrar resultado y acarreo
ADD: Sumar (1001)
RS = 12  1100
+ 7  0111
Mostrar banderas
ADD: Sumar (1001)
+ 1  0001
6) 5 * 3 = 15
Mostrar resultado y acarreo
5 + 5 +5 = 15
RS = 15  1111
LIB: Leer B (0010)
Mostrar banderas
5  0101
ADD: Sumar (1001) 9) 2 * 2 + 5 -3 = 6
(2 + 2) + 5 - 3 = 6
+ 5  0101
ADD: Sumar (1001)
LIB: Leer B (0010)
+ 5  0101
2  0010
Mostrar resultado y acarreo
ADD: Sumar (1001)
RS = 15  1111
+ 2  0010
Mostrar banderas
ADD: Sumar (1001)
 6° Telecomunicaciones
I/2018
MICROCONTROLADORES

+ 5  0101 Al momento de la prueba se debe saber en qué entradas

colocar los datos.
SUB: Restar (1000)
V. CONCLUSIONES
-3  0001
Se pudo realizar las operaciones requeridas, resolver 10
Mostrar resultado y acarreo ejercicios y verificarlos. En el trabajo realizamos distintos
bloques y sub-bloques para obtener un óptimo rendimiento de
RS = 6  0110 nuestro registro acumulador
Mostrar banderas
10) 3 * 3 – 2 + 5 = 12 VI. REFERENCIAS
(3 + 3 +3) – 2 + 5 = 12
 Unidad Aritmético Lógico, En linea :
https://es.wikipedia.org/wiki/Unidad_aritm%C3
LIB: Leer B (0010) %A9tica_l%C3%B3gica
3  0011
 Memoria de Solo Lectura. En linea :
ADD: Sumar (1001) https://es.wikipedia.org/wiki/Memoria_de_solo_
lectura
+ 3  0011
ADD: Sumar (1001)  Multiplexor. En linea:
https://unicrom.com/multiplexor-mux/
+ 3  0011
 Memoria EPROM. En linea:
SUB: Restar (1000) https://es.wikipedia.org/wiki/Memoria_EPROM
- 2  0010
 Flip Flop Tipo D. En linea:
ADD: Sumar (1001) https://unicrom.com/flip-flop-tipo-d-
descripcion-y-simbolo/
+ 5  (0101)
Mostrar resultado y acarreo  Detector Numero Negado. En linea:
https://hetpro-
RS = 12  1100 store.com/TUTORIALES/detector-de-cruce-por-
Mostrar banderas cero/

 Detector de Paridad. En linea:

http://e-
IV. OBSERVACIONES ducativa.catedu.es/44700165/aula/archivos/repo
En el trabajo se pudo observar que se debe revisar con cautela sitorio/4750/4923/html/9_detectoresgeneradores
cada uno de los bloques y sub-bloques, que tengan _de_paridad.html
correctamente los nombres asignados y también se debe
revisar las conexiones.