UNIVERSIDAD

NACIONAL

MAYOR DE SAN
MARCOS
(Universidad del Perú, Decana De

América)

ESCUELA : 19.1-INGENIERIA ELECTRÓNICA

CURSO : CIRCUITOS DIGITALES

TEMA : Circuitos Combinacionales. Mapas de

Karnaugh

TIPO : INFORME PREVIO N°3

GRUPO : MIERCOLES 10 – 12 PM
ALUMNO : AGUILAR BECERRA, ALEXANDER

CÓDIGO : 15190161

Ciudad Universitaria, 25 Septiembre del 2018

EXPERIENCIA N°4

“Circuitos Combinacionales. Mapas de Karnaugh”

I. OBJETIVO:
- Analizar circuitos lógicos combinacionales.
- Representar funciones lógicas, utilizando el álgebra de Boole y verificar su tabla
de verdad.
- Simplificar circuitos lógicos combinacionales utilizando los mapas de Karnaugh.
II. INFORME PREVIO:
1. Para el circuito de la figura, obtener la tabla de verdad para la salida “S” y
“Cout” en función de A ,B y Cin. Indicar a que compuerta conocida corresponde
la tabla de verdad de este circuito.

A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
 2. Diseñar el circuito simplificado, utilizando mapas de Karnaugh, que responde
a la siguiente tabla de verdad del lado derecho . Expresarla función F como una
suma de productos canonicos. Expresar la misma función como un producto
de sumas canonicas.

A B C F
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 0

AB 00 01 11 10
C
0 1 0 0 0
1 1 1 0 1

3. Para el circuito mostrado obtener la tabla de verdad para la salida “Z” en función de A, B, y
C.
 A B C H
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

4. Escriba la tabla de verdad de la función :

Implementar el circuito lógico correspondiente utilizando solo compuertas lógicas NAND de

2 entradas. Verificar experimentalmente la tabla de verdad.

TABLA

A B C Z
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

5. Diseñar un circuito lógico de 3 entradas con puertas NAND, que realice una lógica
mayoritaria, es decir la salida es igual a 1, si la mayoría de las entradas son 1. De otra forma la
salida será igual a 0.
 A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

6. Simplificar las siguientes funciones lógicas utilizando los mapas de Karnaugh: (a) F(w,x,y,z)
= (0,1,2,4,5,6,8,9,12,13,14) (b) F(A, B, C, D) = A’B’C’ + B’CD’ + A’BCD + AB’C’

Implementar solo con compuertas NAND

AB 00 01 11 10
CD
00 1 0 0 1
01 1 0 0 1
11 0 1 0 0
10 1 0 0 1

7. Utilizando el software de simulación , verificar el funcionamiento y la tabla de

verdad de c/u de los circuitos anteriores. Envíar los archivos fuente de simulación.
III. CONCLUSIONES:
- Como podemos ver el Mapa de Karnaugh es muy útil para la simplificación.
- Mediante programas como DSCH podemos diseñar los circuitos y obtener la
tabla de verdad.
IV. BIBLIOGRAFIA:
- https://es.wikipedia.org/wiki/Mapa_de_Karnaugh
- http://www.dma.fi.upm.es/recursos/aplicaciones/matematica_discreta/web/karn
augh/reglaskar.htm
- http://www.dma.fi.upm.es/recursos/aplicaciones/matematica_discreta/web/karn
augh/metodokar.htm