PLAN DE PRÁCTICA NO.

DE PRÁCTICA:
DIRECCIÓN DE CARRERA DE MANTENIMINETO 3
INDUSTRIAL FECHA: 16/OCT/18
TITULO DE LA PRÁCTICA: Página 1 de 5
SUMADOR-RESTADOR CON COMPUERTAS LÓGICAS

FECHA DE EMISIÓN: 10-Octubre-2018 ELABORÓ: Equipo 3

FECHA DE REALIZACIÓN: 12-Octubre-2018 REVISÓ: Ing.
ASIGNATURA: Electrónica Digital APROBÓ:
UNIDAD TEMÁTICA Circuitos Combinacionales
TEMA: Compuertas Lógicas CUATRIMESTRE: Septiembre – Diciembre 2018
NÚMERO DE PARTICIPANTES RECOMENDABLE: 3 DURACIÓN: 2h
LUGAR: Laboratorio de Electrónica Profesor: Ing.
Alumno(a): Sánchez Ponce Ray Angel Terious
Juan Gómez González
Gustavo Reyes Santana

REQUISITOS TEÓRICOS DE LA PRÁCTICA:

Compuertas Lógicas: Las compuertas lógicas son circuitos electrónicos diseñados para obtener
resultados booleanos (0,1), los cuales se obtienen de operaciones lógicas binarias (suma, multiplicación).
Dichas compuertas son AND, OR, NOT, NAND, NOR, XOR, XNOR. Además se pueden conectar entre sí
para obtener nuevas funciones. A continuación se describirá las características de las compuertas. Este
tipo de dispositivos lógicos se encuentran implementados con transistores y diodos en un semiconductor
y actualmente podemos encontrarlas en formas de circuitos integrados lógicos. Al mismo tiempo, puedes
tu programar el comportamiento de otra manera, con circuitos reconfigurables o programable,
como microcontroladores o FPGAs.

Compuerta and: Para la compuerta AND, La salida estará en estado alto de tal manera que solo si las
dos entradas se encuentran en estado alto. Por esta razón podemos considerar que es una multiplicación
binaria.
Operación: Q=A.B

Compuerta or: La compuerta OR, la salida estará en estado alto cuando cualquier entrada o ambas
estén en estado alto. De tal manera que sea una suma lógica.
Operación Q=A+B

COMPUERTA NOT: En la compuerta NOT, el estado de la salida es inversa a la entrada.

Evidentemente, una negación. Operación Q=Q´

Circuito Integrado. TTL 74LS83: Sumador binario de 4-Bit donde las sumas (Σ) se proporcionan para cada bit
y el acarreo resultante (C4) se obtiene a partir del cuarto bit. Estos agregadores cuentan con una mirada interna completa a
través de los cuatro Bits Cuenta con una implementación de ripple-carry. La lógica del sumador, incluido el carry, se
implementa en su forma verdadera, lo que significa que el logrado sin necesidad de inversión lógica o de nivel.
Emisión 2 R-EDU-68
 PLAN DE PRÁCTICA NO. DE PRÁCTICA:
DIRECCIÓN DE CARRERA DE MANTENIMINETO 3
INDUSTRIAL FECHA: 16/OCT/18
TITULO DE LA PRÁCTICA: Página 2 de 5
SUMADOR-RESTADOR CON COMPUERTAS LÓGICAS
OBJETIVO DE LA PRÁCTICA
Se diseñará y ensamblará circuitos digitales, mediante el empleo de circuitos
combinacionales un circuito sumador-restador mediante las compuertas
lógicas.
MATERIAL: REACTIVOS: EQUIPO:

3 Protoboard
1 Dip switch de 10 entradas
4 Decodificadores BCD -7447
2 Sumadores 7483
Compuertas: Pinzas de Corte
AND – 7408 Pinzas de Punta
OR – 7432 Fuente de 5V
XOR – 7486 Multímetro
NOT – 7404.
4 Display 7 Segmentos (ánodo
común).
30 Resistencias de 330
Ohmios y por supuesto cable
para conectar cada elemento.

PROCEDIMIENTO.

1.-Se investigó sobre el Circuito y se compro todo el material necesario para la

realización de la Práctica.

2.- Se comenzó a conectar primero los 4 display a los 7447.

3.- Después las salidas del dip se conectaron a los 7447 y a la 7486 y al 7483.

4.-Del primer sumador se conectaron a las compuertas para el segundo sumador

encargado de la decena.

5.- Y de ahí se conectaron a los 7447 para la visualización de la suma.

6.- Se conecta de una salida del dip a un 7404 para el retador.

Emisión 2 R-EDU-68
 PLAN DE PRÁCTICA NO. DE PRÁCTICA:
DIRECCIÓN DE CARRERA DE MANTENIMINETO 3
INDUSTRIAL FECHA: 16/OCT/18
TITULO DE LA PRÁCTICA: Página 3 de 5
SUMADOR-RESTADOR CON COMPUERTAS LÓGICAS
RESULTADOS.

Emisión 2 R-EDU-68
 PLAN DE PRÁCTICA NO. DE PRÁCTICA:
DIRECCIÓN DE CARRERA DE MANTENIMINETO 3
INDUSTRIAL FECHA: 16/OCT/18
TITULO DE LA PRÁCTICA: Página 4 de 5
SUMADOR-RESTADOR CON COMPUERTAS LÓGICAS

ANÁLISIS DE RESULTADOS.
Emisión 2 R-EDU-68
 PLAN DE PRÁCTICA NO. DE PRÁCTICA:
DIRECCIÓN DE CARRERA DE MANTENIMINETO 3
INDUSTRIAL FECHA: 16/OCT/18
TITULO DE LA PRÁCTICA: Página 5 de 5
SUMADOR-RESTADOR CON COMPUERTAS LÓGICAS

Con este circuito se manda una señal en binario mediante el dip que
el 7447 se ocupa de transformarla en decimal, de esta señal binaria
se conecta a la 7486 que se encarga de darle al sumador 7483 el
numero secundario a sumar y del primera señal a uno solo.
El segundo sumador mediante las compuertas lógicas nos ayudara a
hacer la operación del restador que mediante una not se abrirá el
circuito y este hará la función de restar.
CONCLUSIONES.

Esta práctica nos ayudó a identificar los circuitos combinacionales que

en este caso fue le sumador con restador 7483 y mediante el uso de
compuertas lógicas y decodificadores pudimos hacer suma y resta de
números binarios y representarlos en numeración decimal .

CUESTIONARIO.

1.- ¿Qué compuerta es el integrado 7404?

R= Una compuerta NOT

2.- ¿Qué compuerta es el integrado 7486?

R= Una compuerta NAND

3.- ¿Qué compuerta es el integrado 7432?

R= Una compuerta OR

4.- ¿Qué es el integrado 7483?

R= Un sumador binario

5.- ¿Para qué sirve el integrado 7447?

R= Decodificador de binario a una señal para un display de 7 segmentos decimal.
BIBLIOGRAFÍA

Wakerly, John F. (2001) Diseño Digital: Principios y Prácticas; Mex.

D.F. México Prentice Hall

Emisión 2 R-EDU-68