Vous êtes sur la page 1sur 9

Reporte de prácticas

Sistemas Digitales Secuenciales


Profesor.- Gutiérrez Flores Francisco Javier
Alumno.- López Ayala Saúl Sebastián
5-D1 16300785
Objetivo: Identificar el funcionamiento de los flip-flop mediante diversas prácticas.

Práctica 1.-Flip-Flop S-R(Set-Reset)

Marco teórico:
El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del
símbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica
por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas
complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.

El flip-flop RS se puede construir a partir de puertas lógicas.

Materiales:
● Compuerta Nand
● 2 resistencias de 1k
● 2 resistencias de 330 ohms
● 2 Diodos LED
● 1 Dip Switch

Diagrama
Desarrollo:
● Se armó la práctica conforme al diagrama.
● Para saber si la práctica era funcional se tuvo que seguir la tabla de verdad.

Conclusión:
La práctica fue fácil de hacer y se entendió claramente su funcionamiento

Práctica 2.-Latch S-R

Marco teórico:
El latch lógico más simple es el SR, donde R y S representan los estados 'reset' y
'set' respectivamente. El latch es construido mediante la interconexión
retroalimentada de puertas lógicas NOR (negativo OR), o bien de puertas lógicas
NAND (aunque en este caso la tabla de verdad tiene salida en lógica negativa para
evitar la incongruencia de los datos). El bit almacenado está presente en la salida
marcada como Q, y Q´ su complementación (valor negativo a Q).

Materiales:
● Compuerta Nor
● 2 resistencias de 1k
● 2 resistencias de 330 ohms
● 2 Diodos LED
● 1 Dip Switch

Diagrama

Desarrollo:
● Se armó la práctica conforme al diagrama.
● Para saber si la práctica era funcional se tuvo que seguir la tabla de
verdad.
● SET=RESET=0. El latch se encuentra en su estado de reposo, y la salida Q y
Q' se mantendrán en el estado que tenían antes de que se produjera esta
condición de entrada.
SET=0, RESET=1. Esta condición siempre borrara el valor presente en Q. Es
decir, restablece el latch (Reset, por su palabra en inglés)
SET=1, RESET=0. Esta condición siempre establecerá el valor de salida Q
en 1. Es decir, inicializa el latch (Set, por su palabra en inglés)
SET=RESET=1. Esta condición trata de restablecer e incializar el latch al
mismo tiempo, provocando resultados inesperados. Esto debido al tiempo de
propagación de las compuertas lógicas, o en su caso capacitancia parasita
del circuito.

Conclusión:
La práctica fue fácil de hacer y se entendió claramente su funcionamiento

Práctica 3.-Latch S-R con entrada de habilitación

Materiales:
● Compuerta Nand
● 3 resistencias de 1k
● 2 resistencias de 330 ohms
● 2 Diodos LED
● 1 Dip Switch
Diagrama y Cronograma

Desarrollo:
● Se armó la práctica conforme al diagrama.
● Para saber si la práctica era funcional se tuvo que seguir la tabla de
verdad

Conclusión:
La práctica fue fácil de hacer y se entendió claramente su funcionamiento
Práctica 5.-Latch D con entrada de habilitación

Marco teórico:
También conocido como latch transparente, debido a que el nivel presente en D se
almacenará en el latch en el momento en que la entrada Habilitar (Enable por su
palabra en inglés), sea activada, generalmente mediante un estado alto, es decir 1.

Al tener dos entradas para el ingreso de datos (EN y D), tenemos 4 posibles
combinaciones (recordando que 2n representa las combinaciones posibles con
datos binarios, donde 'n' representa el número de bits a trabajar). Cada combinación
define el estado presente en Q

Materiales:
● Compuerta Nor
● Compuerta Nand
● 2 resistencias de 1k
● 2 resistencias de 330 ohms
● 2 Diodos LED
● 1 Dip Switch
Diagrama

Desarrollo:
● Se armó la práctica conforme al diagrama.
● Para saber si la práctica era funcional se tuvo que seguir la tabla de
verdad.

Conclusión:
La práctica fue fácil de hacer y se entendió claramente su funcionamiento