E2 S2
Circuit combinatoire ..
..
En Sm
Demi Additionneur
Additionneur complet
Comparateur
Multiplexeur
Demultiplexeur
Encodeur
Décodeur
A S
B
DA
R
R = A.B 0 1 0 1
S = A.B + A.B = A ⊕ B 1 0 0 1
1 1 1 0
5 Dr. Essid Chaker
2.2 Demi Additionneur: Logigramme
r4 r3 r2 r1 r0= 0 ri-1
a4 a3 a2 a1 ai
+ b4 b3 b2 b1 + bi
r4 s4 s3 s2 s1 ri si
ai Si
Additionneur
bi
complet
Ri
ri-1
8 Dr. Essid Chaker
3.2 Additionneur complet : table de vérité
Ai Bi Ri-1 Ri Si
S i = Ai .Bi .Ri −1 + Ai .Bi .R i −1 + Ai .B i .R i −1 + Ai .Bi .Ri −1
0 0 0 0 0
S i = Ai .( Bi .Ri −1 + Bi .R i −1 ) + Ai .( B i .R i −1 + Bi .Ri −1 )
0 0 1 0 1
S i = Ai ( Bi ⊕ Ri −1 ) + Ai .( Bi ⊕ Ri −1 )
0 1 0 0 1
S i = Ai ⊕ Bi ⊕ Ri −1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0 Ri = Ai Bi Ri −1 + Ai Bi Ri −1 + Ai Bi Ri −1 + Ai Bi Ri −1
1 1 0 1 0
Ri = Ai .Bi + Ri −1.( Ai .Bi + Ai .Bi )
1 1 1 1 1
Ri = Ai Bi + Ri −1.( Ai ⊕ Bi )
9 Dr. Essid Chaker
3.3 Schéma d’un additionneur complet
Ai
Bi
Ri-1 Si
Ri
Ri = Ai .Bi + Ri −1.( Bi ⊕ Ai )
S i = Ai ⊕ Bi ⊕ Ri −1
X = Ai ⊕ Bi
Y = Ai Bi
Ri = Y + Ri −1. X
S i = X ⊕ Ri −1
r4 r3 r2 r1 r0= 0
a4 a3 a2 a1
+ b4 b3 b2 b1
r4 r4 s4 r3 s3 r2 s2 r1 s1
r4 s4 s3 s2 s1 Résultat final
12 Dr. Essid Chaker
3.4.1 Additionneur 4 bits ( schéma )
A B fs fe fi fs = A.B
0 0 0 1 0
fi = AB
0 1 0 0 1
fe = AB + AB = A ⊕ B = fs + fi
1 0 1 0 0
1 1 0 1 0
A1
fi
A2 Comparateur
fe
B1 2 bits
B2 fs
2. A>B si 0 1 0 1 0 1 0
0 1 1 0 0 0 1
A2 > B2 ou (A2=B2 et A1>B1) 0 1 1 1 0 0 1
fe = ( A 2 ⊕ B 2 ).( A1 ⊕ B 1) = fe 2 . fe 1
a2 b2 a1 b1
fs fe fi
20 Dr. Essid Chaker
5. Le Multiplexeur
Un multiplexeur est un circuit combinatoire qui permet de
sélectionner une information (1 bit) parmi 2n valeurs en entrée.
Il possède :
– 2n entrées d’information
– Une seule sortie
– N entrées de sélection ( commandes)
Em ………....................... E3 E1 E0
C0
C1
Mux 2n 1
V
Cn-1 S
V C0 S
0 X 0 E1 E0
C0
Mux 2 1
V
1 0 E0
1 1 E1
S
S = V .(C 0 .E 0 + C 0 .E1)
C1 C0 S
0 0 E0
E3 E2 E1 E0
0 1 E1 C0
C1 Mux 4 1
1 0 E2
1 1 E3
S
0 0 0 E0
0 0 1 E1
0 1 0 E2 E7 E6 E5 E4 E3 E2 E1 E0
C0
0 1 1 E3 C1 Mux 8 1
1 0 0 E4 C2
1 0 1 E5
1 1 0 E6
1 1 1 E7
Ai Bi Ri-1 Ri Ai B Ri-1 Si
0 0 0 0
0 0 0 0 0 0 1 1
0 0 1 0
0 1 0 1
0 1 0 0
0 1 1 0
0 1 1 1
1 0 0 1
1 0 0 0
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 1
25 Dr. Essid Chaker
Réalisation de la fonction de la somme
Si = Ai .Bi .Ri−1 (0) + Ai .Bi .Ri−1 (1) + Ai .Bi .Ri−1 (1) + Ai .Bi .Ri−1 (0) + Ai .Bi .Ri−1 (1) + Ai .Bi .Ri−1 (0)
+ Ai .Bi .Ri−1 (0) + Ai .Bi .Ri−1 (1)
On pose :
C2=Ai
C1=Bi
C0=Ri-1
26 E0=0, E1=1, E2=1, E3=0, E4=1, E5=0, E6=0, E7=1Dr. Essid Chaker
Réalisation de la fonction de la retenue
On pose :
C2=Ai
C1=Bi
C0=Ri-1
27 E0=0, E1=0, E2=0, E3=1, E4=0, E5=1, E6=1, E7=1
Dr. Essid Chaker
Réalisation d’un additionneur complet avec des
1
multiplexeurs 8
‘1’
‘1’
‘0’
‘0’
ri-1 E7 E6 E5 E4 E3 E2 E1 E0
C0 ri-1 E7 E6 E5 E4 E3 E2 E1 E0
Mux 8 1 C0
bi C1
bi C1 Mux 8 1
ai C2
ai C2
Ri
Si
C0 DeMux 1 4
C1
S3 S2 S1 S0
C1 C0 S3 S2 S1 S0 S 0 = C 1.C 0 .( I )
S 1 = C 1.C 0 .( I )
0 0 0 0 0 i
S 2 = C 1 .C 0 .( I )
0 1 0 0 i 0
S 3 = C 1 .C 0 .( I )
1 0 0 i 0 0
I
1 1 i 0 0 0
C0 DeMux 1 4
C1
S3 S2 S1 S0
8
Un décodeur 3
31 V Dr. Essid Chaker
4
Décodeur 2
V A B S0 S1 S2 S3
S0
0 X X 0 0 0 0 A
S1
B
1 0 0 1 0 0 0 S2
S3
1 0 1 0 1 0 0
V
1 1 0 0 0 1 0
S 0 = ( A. B ).V
1 1 1 0 0 0 1
S 1 = ( A. B ).V
S 2 = ( A. B ).V
32 S 3 = ( A. BDr.).V
Essid Chaker
S0
8
Décodeur 3 A S1
S2
B S3
S4
C S5
S6
A B C S0 S1 S2 S3 S4 S5 S6 S7 S7
0 0 0 1 0 0 0 0 0 0 0 V
0 0 1 0 1 0 0 0 0 0 0 S 0 = A . B .C
S 1 = A . B .C
0 1 0 0 0 1 0 0 0 0 0
S 2 = A . B .C
0 1 1 0 0 0 1 0 0 0 0
S 3 = A . B .C
1 0 0 0 0 0 0 1 0 0 0
S 4 = A . B .C
1 0 1 0 0 0 0 0 1 0 0
S 5 = A . B .C
1 1 0 0 0 0 0 0 0 1 0
S 6 = A . B .C
= A . B .C
1 1 1 0 0 0 0 0 0 0 1
S 7
33 Dr. Essid Chaker
8. L’encodeur binaire
I0
I1 x
y
I2
2
Encodeur 4
I3
34 Dr. Essid Chaker
2)
L’encodeur binaire ( 4
I0 I1 I2 I3 x y
0 0 0 0 0 0 I0
I1 x
1 x x x 0 0 y
I2
0 1 x x 0 1 I3
0 0 1 x 1 0
0 0 0 1 1 1 X = I 0.I1.( I 2 + I 3)
Y = I 0.( I1 + .I 2.I 3)
35 Dr. Essid Chaker
9. Le transcodeur
E1 S1
E2 S2
transcodeur ..
..
En Sm
37 1 1 1 1 x x x x
Dr. Essid Chaker
Réalisation d’un additionneur complet
avec des décodeurs binaire 38
S i = A i . B i . R i −1 + A i . B i . R i −1 + A i . B i . R i −1 + A i . B i . R i −1
0 0 1 0 1 0 1 0 0 1 1 1
R i = A i B i R i −1 + A i B i R i −1 + A i B i R i −1 . + A i B i R i −1
0 1 1 1 0 1 1 1 0 1 1 1