ESFOT INFORME N°1 TET317L - LSD

UNIVERSALIDAD DE COMPUERTAS E IMPLEMENTACIÓN DE FUNCIONES

Distribución de pines de compuertas. - Una compuerta
digital como se muerta en la figura 2, es un circuito
QUIROS CHRISTIAN
electrónico con dos o más líneas de entrada y una línea
HERRERA OLGA de salida, que tiene la capacidad de tomar decisiones. La
decisión tomada por una compuerta en situar su salida en
28 OCT 2018 0 ó en 1, depende del estado de sus entradas y de la
función lógica para la cual ha sido diseñada. [2]
Resumen— Reconocimiento de las compuertas
básicas AON, distribución de pines y verificación de su
respectiva tabla de verdad, una vez implementado el
circuito, con ayuda de una punta lógica se verifica correcto
funcionamiento de las compuertas, así como de las
conexiones realizadas. Comprobación de las aplicaciones
o funciones de las configuraciones PULL-Up y PULL-
DOWN en el circuito implementado. A partir de las
compuertas básicas AON, implementación de las
Imagen 2 Distribución de pines Compuertas AON [3]
compuertas NAND, XOR, NOR, XNOR de las cuales con
tabla de verdad de cada una se comprobó las salidas de las
compuertas y verificación de las mismas con la punta
lógica. II. CIRCUITOS IMPLEMENTADOS
Circuito 1
Abstract—Recognition of the basic AON gates,
distribution of pines and verification of their respective
truth table, once the circuit is implemented, with the help of
a logical tip, the correct operation of the gates is verified,
as well as the connections made. Checking the applications
or functions of the PULL-UP and PULL-DOWN
configurations in the implemented circuit. From the basic
AON gates, implementation of the NAND gates, XOR, NOR,
XNOR, of which with the truth table of each one, the outputs
of the gates were checked and the verification of them with
the logical point.

I. MARCO TEORICO

Punta Lógica. - Dispositivo electrónico que se muestra

en la figura 1, que se cuenta entre los instrumentos
electrónicos de gran utilidad en el campo de la electrónica
digital. Esta punta lógica sencilla de tres estados permite
detectar si el nivel de voltaje en un circuito es alto, bajo o
si el punto bajo prueba está abierto o presenta un estado
o nivel de voltaje inaceptable. [1]

Imagen 3 Circuitos PULL-UP y PULL.DOWN

Circuitos 2,3,4,5 y 6 se encuentran en los anexos.

Imagen 1 Punta lógica [2]
ESFOT INFORME N°1 TET317L - LSD
Componentes los resultados de la tabla de verdad que se muestra en la
tabla 3.
Nombre Valor Cantidad
Resistencias 10kohm 4
Resistencias 220ohm 4
Switch 4 entradas 1
Led's 4
74LS04 1
74LS08 1
74LS32 1

Tabla 1 Lista de componentes utilizados en la practica

Imagen 5 Compuerta NOR [3]

III. ANALISIS DE RESULTADOS

Al implementar los circuitos tales como; ̅ ̅

NOR A̅ +B
NADN de la figura 3, se observó su correcto A B A+B ̅ ̅
A̅ +B
funcionamiento que consiste en una multiplicación
negada a la salida de la compuerta de acuerdo con la 0 0 0 1
tabla de verdad que se realizó previo a la verificación con
ayuda de la punta lógica y que se muestra en la Tabla 2. 0 1 1 0
1 0 1 0
1 1 1 0
Tabla 3 Tabla de verdad compuerta NOR

XNOR de la figura 5, Es un verificador de igualdad que

se pudo observar que a todos los números iguales dio 1 y
diferentes 0, a la salida de la compuerta asi obteniendo
los resultados de la tabla de verdad que se muestra en la
tabla 4.

Imagen 4 Compuerta NAND [3]

NAND A̅ B̅
A B AB A̅ B̅
0 0 0 1
0 1 0 1
1 0 0 1
Imagen 6 Compuerta XNOR
1 1 1 0
Tabla 2 Tabla de verdad Compuerta NAND

NOR de la figura 4, consiste en una suma negada que

se pudo observar a la salida de la compuerta obteniendo
ESFOT INFORME N°1 TET317L - LSD
implementada sean correctos ahorrando tiempo para la
XNOR finalización del circuito.
A B A̅ B̅ A̅ B̅ AB A̅ B̅+AB
Jazmin Herrera
0 0 1 1 1 0 1
Recomiendo verificar la conexión del circuito
0 1 1 0 0 0 0 propuesto antes de energizar el mismo. De este modo
1 0 0 1 0 0 0 evitar dañar los integrados y provocar cortocircuitos.
También recomiendo verificar el funcionamiento de
1 1 0 0 0 1 1
cada elemento que se utilice en la implementación
Tabla 4 Tabla de verdad Compuerta XNOR practica del circuito propuesto, para evitar malos
resultados.

IV. CUESTIONARIO Christian Quiros

A. Pregunta 1
Para el siguiente circuito, obtener la tabla de verdad de
S1, S2, S3, S4, S5, S6, S7 para todas las posibilidades de
N1, N2 y N3. (LSB: N1 y S1). La imagen y la tabla de
verdad se encuentran en los anexos.
V. CONCLUSIONES Y RECOMENDACIONES
Pude concluir que con la implementación de la
universalidad de compuertas AON los resultados en las
salidas al realizar la combinación de distintas funciones
lógicas se puede obtener otra función lógica.
También puedo concluir que al comprobar su
funcionamiento con las tablas de verdad el resultado fue
satisfactorio, ya que con la punta lógica se evidencio las
entradas y las salidas de cada compuerta utilizada.
Christian Quiros
Se llega a la conclusión que las compuertas básicas AON
cumplieron con los resultados requeridos al
implementarlos, esto se evidencio al colocar diferentes
funciones a la entrada de las compuertas que al comparar
los resultados de las tablas de verdad con la punta lógica
a la salida de la compuerta se obtuvo las funciones lógicas
esperadas.
Es recomendable el uso de las resistencias en el
circuito implementado, tanto para los diodos como para
las compuertas, ya que estas ayudan a proteger los
elementos usados y prolongar su duración.
Se recomienda realizar la correcta polarización de la
punta lógica en el circuito para evitar daños o resultados
incorrectos.
Jazmin Herrera.
VI. BIBLIOGRAFÍA
[1] «Grisalazar,» 28 10 2014. [En línea]. Available:
https://grisalazar.wordpress.com/2014/10/28/punta-
logica/. [Último acceso: 2018 10 28].
[2] S. Autor, «Proveedor de Poder,» [En línea]. Available:
https://www.proveepoder.com.mx/probadores-de-
circuitos/72-punta-de-prueba-logica-dp-31a.html. [Último
acceso: 28 10 2018].
[3] E. Caguate, «ACADEMIA,» [En línea]. Available:
http://www.academia.edu/16651436/1184_compuertas-
logicas. [Último acceso: 28 10 2018].

Se concluye que la punta lógica es una herramienta que

ayuda mucho a comprobar que la implementación del
circuito, así como el buen estado de la compuerta
ESFOT INFORME N°1 TET317L - LSD

VII. ANEXOS

Circuito 2

Imagen 7 Compuerta AND

Circuito 3

Imagen 8 Implantación de universalidad AON. Compuerta NAND

ESFOT INFORME N°1 TET317L - LSD

Circuito 4

Imagen 9 Implantación de universalidad AON. Compuerta XOR

Circuito 5

Imagen 10 Implantación de universalidad AON. Compuerta NOR

ESFOT INFORME N°1 TET317L - LSD
Circuito 6

Imagen 11 Implantación de universalidad AON. Compuerta XNOR

Circuito 7

Imagen 12 Implantación en Proteus del circuito propuesto en el cuestionario

ESFOT INFORME N°1 TET317L - LSD

Tabla de verdad de cuestionario.

S6 S5 S4 S3 S2 S1
N3 N2 N2 N1 N1 N3*N2 (N2+N1)*N3 (N3ꚚN2)*N1 N2*N1 S2=0 S1=N1
0 0 1 0 1 0 0 0 0 0 0
0 0 1 1 0 0 0 0 0 0 1
0 1 0 0 1 0 0 0 1 0 0
0 1 0 1 0 0 0 1 0 0 1
1 0 1 0 1 0 1 0 0 0 0
1 0 1 1 0 0 1 1 0 0 1
1 1 0 0 1 1 0 0 1 0 0
1 1 0 1 0 1 1 0 0 0 1

Tabla 5 Tabla de verdad de circuito7.