1.

Desarrollo
EJERCICIO 3
DETECTOR DE DOBLE CODIGO DE 3 BITS CONTINUO
Ingresar 3 datos serial donde 1 código genera la detección de correcto y sensa cada
bit de manera continua, además consta de un código de bloqueo la máquina y solo
cuando le de reset se deshabilita el bloqueo.

Primero se realiza el diagrama de estados del ejercicio propuesto este se ha

desarrollado en el software Boole Deusto, este es el mostrado a continuación:

Donde se puede observar el diseño del circuito obtenido con flip flops tipo jk
Donde las ecuaciones otenidas son las siguientes
 Código

Flip FLop JK
1. CAPTURAS DE PANTALLA
 Figure 1.- modulo

Figure 2.- diagrama RTL

Figure 3.- Diagrama thecnology

SIMULACION

Figure 4.- simulación

 Para la generación del full adder se debe tomar en cuenta la activación del carry ya que esto
es necesario para el correcto funcionamiento del programa.
 La simulación nos muestra como resultado el ordenamiento correcto de todos los valores
ingresados.

EJERCICIO 2
Desarrollar un Contador MOD 16 en VHDL de forma comportamental y de manera
estructural con instanciaciones.
Diseño del contador en Boole

Tabla de Verdad
ESTADO ACTUAL ESTADO SIG. FFJK0 FFJK1 FFJK2 FFJK3
Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 J0 K0 J1 K1 J2 K2 J3 K3
0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X
0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1
 0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X
0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1
0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X
0 1 0 1 0 1 1 0 0 X X 0 1 X X 1
0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X
0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1
1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X
1 0 0 1 1 0 1 0 X 0 0 X 1 X X 1
1 0 1 0 1 0 1 1 X 0 0 X X 0 1 X
1 0 1 1 1 1 0 0 X 0 1 X X 1 X 1
1 1 0 0 1 1 0 1 X 0 X 0 0 X 1 X
1 1 0 1 1 1 1 0 X 0 X 0 1 X X 1
1 1 1 0 1 1 1 1 X 0 X 0 X 0 1 X
1 1 1 1 0 0 0 0 X 1 X 1 X 1 X 1

Mapas K J0

Q0 Q1
00 01 11 10
Q2Q3

00 0 0 X X

01 0 0 X X

11 0 1 X X

10 0 0 X X

J0=Q1Q2Q3

K0 J1

Q0Q1 00 01 11 10
 Q0Q1
00 01 11 10
Q2Q3 Q2Q3

00 X X 0 0 00 0 X X 0

01 X X 0 0 01 0 X X 0

11 X X 1 0 11 1 X X 1

10 X X 0 0 10 0 X X 0

K0=Q1Q2Q3 J1=Q2Q3

K1 J2

Q0Q1 00 01 11 10 Q0Q1
Q2Q3 00 01 11 10
Q2Q3
00 X 0 0 X
00 0 0 0 0
01 X 0 0 X
01 1 1 1 1

11 X 1 1 X
11 X X X X

10 X 0 0 X 10 X X X X

K1=Q2Q3 J2=Q3

K2 J3

Q0Q1 00 01 11 10
 Q0Q1
00 01 11 10
Q2Q3 Q2Q3

00 X X X X 00 1 1 1 1

01 X X X X 01 X X X X

11 1 1 1 1 11 X X X X

10 0 0 0 0 10 1 1 1 1

K2=Q3 J3=1

K3

Q0Q1 00 01 11 10
Q2Q3

00 X X X X

01 1 1 1 1

11 1 1 1 1

10 X X X X

K3=1

Entonces las ecuaciones serían las siguientes:

J0= Q1Q2Q3 J2=Q3

K0=Q1Q2Q3 K2=Q3

J1=Q2Q3 J3=1

K1=Q2Q3 K3=1

Procedemos a diseñar el circuito con los flip flops en Proteus:

Ahora vamos a realizar la programación en VHDL de modo comportamental:
A continuación, procedemos a realizar lo mismo, pero de manera estructural mediante
instanciaciones.

Como podemos observar en la parte de objetos tenemos el Top Model el cual es el principal
de los módulos VHD este contendrá a todos los demás que serán instanciados.

La programación del Top model es la siguiente el cual únicamente tiene como entrada el
Clock y como salida el Contador:

A continuación, tenemos un módulo secundario en el cual están instanciados los 4 Flip

Flops JK.
Ahora cada uno de estos Flip Flops están instanciados a otro Modulo VHD el cual contiene
el funcionamiento del Flip Flop JK de la siguiente manera.

De esta manera vamos a tener todos los Flip Flops restantes con el único cambio que sería
las Variables en este caso es J0K0, para los siguientes seria J1K1 y así sucesivamente.

TEST BENCH
Finalmente procedemos a realizar la simulación del Contador.

SIMULACION

Podemos observar que únicamente se tiene como entrada el Clock y como salida el contador,
el cual varío de 0 a 15 es decir que el contador esta realizado correctamente.

Modelo RTL
Como podemos observar el modelo RTL idéntico al que se realizó la simulación en proteus.

Modelo TECHNOLOGY