EXAMEN PARCIAL SEMESTRE 2016-I

TALLER DE ELECTRÓNICA INTERMEDIA

ALUMNO: César Armando Domínguez Guerrero

DOCENTE: DR. ING. ELMER CÓRDOVA ZAPATA.

1.- Se tiene un motor el cual tiene un control el cual permite al motor estar encendido por
120 segundos y luego apagarse automáticamente. Existe además, un sensor de “overload” el
cual se activa si el motor entra en sobrecarga. Al estar en este estado permanece apagado
por 50 segundos y NO puede encenderse nuevamente hasta que termine el conteo de los 50
segundos. Luego puede encenderse nuevamente. Desarrollar la máquina de estados y el
código en WINCUPL (7p).

M M
O
Control
Botón de T
de Motor
Encendido O
OVERLOAD R

Esquema del “Control de Motor”

Name Gates;
Partno CA0001;
Revision 04;
Date 9/12/89;
Designer G. Woolhiser;
Company Logical Devices, Inc.;
Location None;
Assembly None;
Device g16v8a;

/****************************************************************/
/* */
/* This is a example to demonstrate how CUPL */
/* compiles simple gates. */
/* */
/****************************************************************/

/*
* Inputs: define inputs to build simple gates from
*/

Pin 1 = clk;
Pin 2 = bn;
pin 3 = ov;

pin 5 = X2;

/*
* Outputs: define outputs as active HI levels
*
*/
Pin 12 = SA;/* salida motor

/*
* Logic: examples of simple gates expressed in CUPL
*/

field count= [ Q3 ..0];

field node = [ clr , dir ]; /* declare filed node control */
up = mode :2; /* define count up mode */
temp = mode :3; /* define count down mode */
clear = mode :0..1];

/* state machine description */

sequence count {
present 0
if up & ! clear next 1;
if temp & ! clear next 9;
if clear next 0;
$REPEAT i =[1..9]
present i
if up & ! clear next {( i+1)%12 )};
SA=1;
if temp & ! clear next {(i+1)%5)}
SA=0;
if clear next 0;
$REPEND

2.-- Diseñar un sistema digital con GAL16V8, para el siguiente circuito combinacional:

X = A + B + C.(D’+B)
Y = A’ + B’
Z=A+B
Se pide el diseño del circuito combinacional y el programa en WINCUPL (Compilador)
del PLD. (5p).

Name Name ;
PartNo 00 ;
Date 06/07/2016 ;
Revision 01 ;
Designer Engineer ;
Company tecnowonder ;
Assembly None ;
Location ;
Device virtual ;

/* *************** INPUT PINS *********************/

PIN 1 = A ; /* */
PIN 2 = B ; /* */
PIN 3 = C ; /* */
PIN 4 = D ; /* */

/* *************** OUTPUT PINS *********************/

PIN 5 = X ; /* */
PIN 6 = Y ; /* */
PIN 7 = Z ; /* */

X = A # B # C $(!D # B );
Y= !A#!B;
Z=A#B;

3.- Se quiere manejar un motor de pasos el cual necesita ser activado con una secuencia
0101, 0110, 1010, 1001 para que gire en sentido de las manecillas del reloj. Si se desea que
gire en sentido inverso se debe dar la secuencia inversa. Desarrollar la máquina de estado
y el programa en WINCUPL, el cual haga lo siguiente: Maneje un motor de pasos bipolar
con 2 bits de control. Uno de los bits llamado “S” seleccione el sentido de giro. El otro bit
“F” seleccione el funcionamiento del Motor, quiere decir que cuando F=0 debe quedarse en
la posición en que está, y cuando F=1 debe funcionar normalmente (girar) con cada pulso de
clock. (8p.)

FPGA

Name Gates;
Partno CA0001;
Revision 04;
Date 9/12/89;
Designer G. Woolhiser;
Company Logical Devices, Inc.;
Location None;
Assembly None;
Device g16v8a;
/****************************************************************/
/* This is a example to demonstrate how CUPL */
/* compiles simple gates. */
/****************************************************************/

/*
* Inputs: define inputs to build simple gates from
*/

Pin 1 = clk;
Pin 2 = X;
pin 5 = X2;

/*
* Outputs: define outputs as active HI levels
*
*/

Pin 12 = SA;
pin 15 = A;
pin 16 = B;
pin 17 = C;
pin 18 = E;

/*
* Logic: examples of simple gates expressed in CUPL
*/

SA = (X);

A.d= (!A&!B&!C&X2)#(C&!X2);
B.d= (E&!X2)#(C&X2);
C.d= (B&!X2)#(A&X2);
E.d= (!B&!C&!E&!X2)#(B&X2);
 U2(VSS)

D8

16 8 U2 1N4001
D11
X
2 3
IN1 VSS VS OUT1
7 6
IN2 OUT2
1 1N4001
1 EN1 D9
+88.8

9
EN2
U1(CLK/I0) 10 11 1N4001
15
IN3 OUT3
14 D10
IN4 GND GND OUT4
U1
1 L293D 1N4001
CLK/I0
2 19
MX 0 3
I1
I2
IO0
IO1
18
4 17
I3 IO2
5 16
I4 IO3
6 15
I5 IO4
7 14
I6 IO5
8 13
UP/DOWN
0 9
I7
I8
IO6
IO7
12
11
OE/I9
O AM16V8