EJERCICIOS DEL GRUPO #3

1. Mediante un diagrama de estados explicar las condiciones para que los estados P y Q
sean equivalentes.

SOLUCION:

Dos estados P y Q son equivalentes si cumplen dos características:

 Idénticas especificaciones de salida para idénticas entradas.
 Las especificaciones de los próximos estados deben ser las mismas
2. Realizar un diagrama de estados del circuito de control para un semáforo optimo con
una señal de reloj de 15 seg.

SOLUCION:

𝑅𝐴 𝐴𝐴 𝑉𝐴 𝑅𝐵 𝐴𝐵 𝑉𝐵
a 1 0 0 0 0 1
a’ 1 0 0 0 0 1
b 1 0 0 0 1 0
c 0 0 1 1 0 0
c’ 0 0 1 1 0 0
d 0 1 0 1 0 0
3. Realizar el diagrama de estados de un contador de mod 4
 4. Diseñar un contador Gray de 3 bits con biestables tipo D.

ESTADO ACTUAL ESTADO SIGUIENTE

Q2 Q1 Q0 Q2 Q1 Q0
0 0 0 0 0 1
0 0 1 0 1 1
0 1 1 0 1 0
0 1 0 1 1 0
1 1 0 1 1 1
1 1 1 1 0 1
1 0 1 1 0 0
1 0 0 0 0 0

ESTADO ESTADO ENTRADAS A LOS

ACTUAL SIGUIENTE BIESTABLES
Q2 Q1 Q0 Q2 Q1 Q0 D2 D1 D0
0 0 0 0 0 1 0 0 1
0 0 1 0 1 1 0 1 1
0 1 1 0 1 0 0 1 0
0 1 0 1 1 0 1 1 0
1 1 0 1 1 1 1 1 1
1 1 1 1 0 1 1 0 1
1 0 1 1 0 0 1 0 0
1 0 0 0 0 0 0 0 0

Diagramas de Karnaugh y ecuaciones de los biestables

Esquema del contador

 5. Diseñar utilizando 4 flip-flops T, un contador ascendente que efectúe la secuencia
0,4,8,12,0,4,8,12…
ESTADO PRESENTE ESTADO SIGUIENTE ENTRADAS DE F.F.
Q3 Q2 Q1 Q0 Q3’ Q2’ Q1’ Q0’ T(Q3) T(Q2) T(Q1) T(Q0)
0 0 0 0 0 1 0 0 0 1 0 0
0 1 0 0 1 0 0 0 1 1 0 0
1 0 0 0 1 1 0 0 0 1 0 0
1 1 0 0 0 0 0 0 1 1 0 0

Resolviendo los Diagramas de Karnaugh.

T(Q3): Q2
T(Q2): 1
T(Q1): 0
T(Q0): 0
Esquema del contador
 6. Diseñar utilizando flip-flops tipo J-K , un contador ascendente- descendente que efectúe
la secuencia: 0, 8 , 1 , 9 , 2 , 10 ,3 ,11 ,4 ,12 ,5 ,13 ,6 ,14 ,7 ,15.

ESTADO PRESENTE ESTADO ENTRADAS F.F

SIGUIENTE
Variable Q2 Q1 Q0 Q2’ Q1’ Q0’ J2 K2 J1 K1 J0 K0
Entrada
X1
0 0 0 0 1 1 1 1 X 1 X 1 X
1 0 0 0 0 0 1 0 X 0 X 1 X
0 0 0 1 0 0 0 0 X 0 X X 1
1 0 0 1 0 1 0 0 X 1 X X 1
0 0 1 0 0 0 1 0 X X 1 1 X
1 0 1 0 0 1 1 0 X X 0 1 X
0 0 1 1 0 1 0 0 X X 0 X 1
1 0 1 1 1 0 0 1 X X 1 X 1
0 1 0 0 0 1 1 X 1 1 X 1 X
1 1 0 0 1 0 1 X 0 0 X 1 X
0 1 0 1 1 0 0 X 0 0 X X 1
1 1 0 1 1 1 0 X 0 1 X X 1
0 1 1 0 1 0 1 X 0 X 1 1 X
1 1 1 0 1 1 1 X 0 X 0 1 X
 0 1 1 1 1 1 0 X 0 X 0 X 1
1 1 1 1 0 0 0 X 1 X 1 X 1

Resolviendo los Diagramas de Karnaugh.

Esquema del contador

 7. Un circuito secuencial síncrono tiene una entrada X, y una salida Z. Para la secuencia de
entrada X=0001010 genera la secuencia de salida Z=1011011. Obtener la tabla de
transición de estados para este circuito sabiendo que sólo tiene dos estados.

Estado Siguiente Salida

Estado Actual
x=0 x=1 x=0 x=1
A B A 1 1
B A B 0 1

Estado Q
A 0
B 1

Estado Siguiente Salida

Estado Actual
x=0 x=1 x=0 x=1
0 1 0 1 1
1 0 1 0 1

8. Se pretende diseñar un sistema secuencial síncrono con dos entradas E1 y E0, y una
salida S usando biestables D, de manera que proporcione salida alta sólo cuando las dos
entradas estén a nivel bajo habiendo estado también a nivel bajo ambas entradas en el
ciclo de reloj anterior. Las transiciones se producen en el flanco de bajada del reloj. En
los restantes ciclos de reloj, la salida debe ser baja. Las señales de entrada son
periódicas, con un periodo 5 veces superior al período de reloj, y son las mostradas en
la figura. NOTA: Observar que no se producen todas las transiciones posibles.
a) Realizar el diagrama de transición de estados, definiendo y codificando los estados y
las entradas.
b) Realizar la tabla de verdad que resuelve el problema.
c) Encontrar el circuito.

Solución:

Para determinar el número de estados necesarios debemos fijarnos en qué situaciones

S toma los valores 0 y 1. En este caso la salida S solamente se activará cuando ambas
entradas (E1 y E0) tomen el valor 0, y además también hayan sido 0 en el ciclo anterior.
Nos interesará diferenciar, por tanto, dos situaciones diferentes: aquélla en la que las
últimas entradas fueron 0 y otra en la que no se cumple esta condición. Si se da la
primera, y las entradas vuelven a ser 0 de nuevo S tomará el valor 1. En cualquier otro
caso S será 0.

Para realizar el diagrama, hay que tener en cuenta que sólo se dan las siguientes
transiciones: entrada E1E0=11 desde q1, entrada E1E0=00 desde q1, Entrada E1E0=00
desde q0, que es la única que da salida 1 y entrada E1E0=10 desde q0. Esto nos permite
simplificar el diseño.

Este comportamiento queda reflejado en el diagrama de estados anterior. Obsérvese

como estando en el estado q0 (las entradas anteriores fueron 00), mientras las entradas
sigan siendo 00 la salida del circuito será 1. Si no, cambiaremos de estado a q1, puesto
que E1 y E0 no fueron ambas 0. Estando en q1 la salida siempre será 0, pues en el ciclo
anterior las entradas no eran 0, pero si lo fueran en el ciclo que se evalúa volveríamos
de nuevo a q0.
 b. Construcción de la tabla de estados

Tomando el diagrama de estados de la figura anterior debe generarse la tabla de

estados, en la que a partir de las entradas y el estado actual se obtendrá el siguiente
estado, y en la que a partir de ambos, y con ayuda de la tabla de excitación se calcularán
las entradas al biestable (D en este caso).

C. Circuito

9. Diseñar el diagrama de estados y la tabla de transición de estados de un circuito

secuencial síncrono con una entrada X y una salida Z. Por la entrada X se reciben en serie
caracteres BCD, siendo el primer bit recibido el más significativo. El circuito debe activar
la salida en cuanto se detecte que el carácter recibido es erróneo (al menos dos bits son
necesarios para comprobar la validez de un carácter BCD). La salida permanecerá activa
hasta que se hayan recibido los cuatro bits del carácter, desactivándola seguidamente
ante la recepción de un nuevo carácter BCD.
Tabla de Transición de estados

Estado Siguiente Salida

Estado Actual
x=0 x=1 x=0 x=1
A B E 0 0
B C C 0 0
C D D 0 0
D A A 0 0
E H F 0 1
F G G 1 1
G A A 1 1
H D G 0 1

10. Obtener un biestable tipo J-K a partir de uno tipo D