GUIA DE LABORATORIO SISTEMAS

DIGITALES 1
ING. MECA-ETN
P-12
CONTADOR DIGITAL DEL 0-9
CON FF-JK
 Carrera de Ingeniería en Sist. Electrónicos

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.: 1 de 11

LABORATORIO SIST. DIGITALES I Nro. 12

CONTADOR DIGITAL DEL 0 al 9 CON FF-JK
1. Capacidades luego de la experiencia
Conocer los usos del temporizador LM555 y aplicarlo en el uso de contador binario con FF-JK.

En la práctica se pretende observar el decodificador BCD a 7 segmentos, pero para darle utilidad práctica se está
considerando implementar en el bloque inicial un contador de 0-9 usando un CI NE555 y FLIP FLOP JK 74LS76.

Observaremos cómo se va incrementando el dígito según va generando pulsos el oscilador NE555, y como
podemos modificar la velocidad mediante de un potenciómetro.

2. Fundamentos Teóricos

Se basa en que el generador de pulsos LM555 trabaja a una alta frecuencia de reloj, y aplicamos esos pulsos a la
entrada de un contador ascendente 7476

Se debe Investigar características y funcionamiento de un contador BCD y del CI generador de pulsos. Debemos
traer a laboratorio la hoja de datos de los CI involucrados.

El contador electrónico digital es muy útil por ello en la actualidad estamos rodeados de dispositivos que
disponen de algún tipo de contador digital, incluso en la mayoría de los electrodomésticos vienen equipados
con uno.

El dispositivo elaborado permite visualizar la formación numérica de manera ascendiente desde 0 hasta 9 en un
display. Consta de pocos componentes electrónicos y es alimentado por una fuente regulable que suministra 5
volts, es ampliamente utilizado a niveles más complejos para fines comerciales en artefactos electrónicos.
Contiene circuitos integrados que permiten dicha función y contiene un potenciómetro que permite regular la
velocidad de la formación numérica.

La alimentación para todo el circuito será de +5V.

Elaboración: Aprobación:
POR:
My. DIM M.Antonio Guisbert C
Ing. Felix Falon JEFE DE CARRERA ING. MECATRONICA
DOCENTE DE LABORATORIO DE SISTEMAS DIGITALES 1 ESCUELA MILITAR INGENIERÍA
 Carrera de Ingeniería en Sist. Electrónicos

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.: 2 de 11

Circuito integrado 7447 (para Usar Display Ánodo Común)

El decodificador integrado 7447 es un circuito lógico que convierte el código binario de entrada en
formato BCD a niveles lógicos que permiten activar un display de 7 segmentos en donde la
posición de cada barra forma el número decodificado. El símbolo lógico se encuentran en la
Ilustración 2 y la tabla de verdad del 7447 se encuentran en la tabla.

Ilustración 2 Símbolo del 7447 y distribución de los pines

Elaboración: Aprobación:
POR:
My. DIM M.Antonio Guisbert C
Ing. Felix Falon JEFE DE CARRERA ING. MECATRONICA
DOCENTE DE LABORATORIO DE SISTEMAS DIGITALES 1 ESCUELA MILITAR INGENIERÍA
 Carrera de Ingeniería en Sist. Electrónicos

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.: 3 de 11

Un DM74LS47N o similar: Circuito integrado de la familia TTL, cuya función es de "driver" o enlace entre el
circuito contador y el display de 7 segmentos. El decodificador recibe en su entrada el número que será
visualizado en el display. Posee 7 salidas, una para cada segmento. Para un valor de entrada, cada salida toma
un estado determinado (activada o desactivada).

La entrada consiste en 4 patas o pines donde el decodificador recibe los números binarios. Podemos ingresar
valores de 0 a 9 en formato binario.

Elaboración: Aprobación:
POR:
My. DIM M.Antonio Guisbert C
Ing. Felix Falon JEFE DE CARRERA ING. MECATRONICA
DOCENTE DE LABORATORIO DE SISTEMAS DIGITALES 1 ESCUELA MILITAR INGENIERÍA
 Carrera de Ingeniería en Sist. Electrónicos

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.: 4 de 11

Display 7 segmentos

El display de 7 segmentos es un componente que se utiliza para la representación de números en

muchos dispositivos electrónicos debido en gran medida a su simplicidad.

Está constituido por una serie de diodos LED con unas determinadas conexiones internas,
estratégicamente ubicados en segmentos de tal forma que forme un número “8.”

"Display" de 7 segmentos: (para este caso será uno de ánodo común) Donde visualizaremos el conteo.
Contiene siete segmentos que son leds capaces de encender y apagar independientemente para dar lugar a la
formación numérica.

Elaboración: Aprobación:
POR:
My. DIM M.Antonio Guisbert C
Ing. Felix Falon JEFE DE CARRERA ING. MECATRONICA
DOCENTE DE LABORATORIO DE SISTEMAS DIGITALES 1 ESCUELA MILITAR INGENIERÍA
 Carrera de Ingeniería en Sist. Electrónicos

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.: 5 de 11

Circuito integrado 555

El circuito integrado 555 es de bajo costo y de grandes

prestaciones. Entre sus aplicaciones principales cabe destacar las
de multivibrador astable y monoestable.

Además de ser tan versátil contiene una precisión aceptable para

la mayoría de los circuitos que requieren controlar el tiempo, su
funcionamiento depende únicamente de los componentes
pasivos externos que se le interconectan al microcircuito 555.

Elaboración: Aprobación:
POR:
My. DIM M.Antonio Guisbert C
Ing. Felix Falon JEFE DE CARRERA ING. MECATRONICA
DOCENTE DE LABORATORIO DE SISTEMAS DIGITALES 1 ESCUELA MILITAR INGENIERÍA
 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

Un NE555N es un Circuito integrado que puede emplearse con distintas configuraciones,

una de ellas es la de temporizador, para generar pulsos de onda cuadrada, comprendidos
generalmente entre 0 y 5 volts con una frecuencia ajustable, mediante la conexión
externa de 2 resistores y un capacitor.

 GND (normalmente la 1): es el polo negativo de la alimentación, generalmente

tierra (masa).

 Disparo (normalmente la 2): Es donde se establece el inicio del tiempo de

retardo si el 555 es configurado como monoestable. Este proceso de disparo
ocurre cuando esta patilla tiene menos de 1/3 del voltaje de alimentación. Este
pulso debe ser de corta duración, pues si se mantiene bajo por mucho tiempo la
salida se quedará en alto hasta que la entrada de disparo pase a alto otra vez.

 Salida (normalmente la 3): Aquí veremos el resultado de la operacióndel

temporizador, ya sea que esté conectado como monoestable, estable u otro.
Cuando la salida es alta, el voltaje será el voltaje de alimentación (Vcc) menos 1.7
V. Esta salida se puede obligar a estar en casi 0 voltios con la ayuda de la patilla
de reinicio (normalmente la 4).

 Reinicio (normalmente la 4): Si se pone a un nivel por debajo de 0.7 Voltios, pone
la patilla de salida a nivel bajo. Si por algún motivo esta patilla no se utiliza hay
que conectarla a alimentación para evitar que el temporizador se reinicie.

 Control de voltaje (normalmente la 5): Cuando el temporizador se utiliza en el

modo de controlador de voltaje, el voltaje en esta patilla puede variar casi desde
Vcc (en la práctica como Vcc -1.7 V) hasta casi 0 V (aprox. 2 V menos). Así es
posible modificar los tiempos. Puede también configurarse para, por ejemplo,
 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

generar pulsos en rampa.

 Umbral (normalmente la 6): Es una entrada a un comparador interno que se

utiliza para poner la salida a nivel bajo.

 Descarga (normalmente la 7): Utilizado para descargar con efectividad el

condensador externo utilizado por el temporizador para su funcionamiento.

 Voltaje de alimentación (VCC) (normalmente la 8): es la patilla donde se conecta

el voltaje de alimentación que va de 4.5 V hasta 16 V.

El microcircuito 555 es un circuito de tiempo que tiene las siguientes características:

Básicamente para que en el sistema se comporte como un astable, sin necesidad de
entradas para funcionar, hacemos que el 555 se dispare a sí mismo, activando y
desactivando las entradas de disparo y de límite mediante un circuito RC.

Este tipo de funcionamiento se caracteriza por una salida con forma de onda cuadrada (o
rectangular) continua de ancho predefinido por el diseñador del circuito. El esquema de
conexión es el que se muestra. La señal de salida tiene un nivel alto por un tiempo t1 y un
nivel bajo por un tiempo t2. La duración de estos tiempos depende de los valores de R1,
R2 y C, según las fórmulas siguientes:

La frecuencia con que la señal de salida oscila está dada por la fórmula:
 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

1.1 CARGA Y DESCARGA:

 Cuando el pin 7 este en estado de alta impedancia el condensador de fijación
de tiempo estará cargándose por medio de las resistencias RA y RB, Lo que se
dará mientras la salida 3 esté en 1 lógico

En conclusión, si denominamos Tc el tiempo de carga, podemos calcularlo como:

Tc  0.693 (R A  R B )  C
 Cuando el pin 7 esté conectado a tierra el condensador de fijación de tiempo
estará descargándose por medio de la resistencia RB, Lo que se dará mientras
la salida 3 esté en 0 lógico.

 Esto nos permite calcular el tiempo de descarga Td como:

 Como el tiempo de carga Tc coincide con un 1 lógico en la salida,

podemos llamar a este tiempo el tiempo de ON o TON. Igualmente Td
puede ser denominado tiempo de OFF o TOFF, ya que durante este la
salida permanece en 0 lógico

Td  0.693 R B  C
 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

OPERACIÓN:

1. Inicialmente el condensador de fijación de tiempo está descargado.

2. El comparador inferior leerá que su entrada superior(Directa) es mayor que la

inferior(Inversora) generando un 1 lógico en el pin SET del latch, esta acción
pondrá en 1 lógico la salida 3.

3. Un 1 lógico en la salida dará inicio al proceso de carga a través de las

resistencias RA y RB, hasta que el voltaje en los pines Disparador y Límite sea
lo suficientemente alto como para generar un cambio de estado en el latch
SR interno. Tal que R=1 y S=0.

4. Cuando el pin 6 de límite llegue a un voltaje mayor que 2/3 de Vcc el

comparador superior generará un 1 lógico en el pin R del latche, esta acción
pondrá en 0 lógico la salida 3 conectando internamente a tierra el pin 6 para
permitir la descarga del condensador C por medio de la resistencia RB, hasta
que el voltaje sea lo suficientemente bajo como para poducir R=0 y S=1.

5. Una vez producido el estado R=0 y S=1 estaremos en el paso inicial de

condensador descargado generándose un ciclo que se repetirá
indefinidamente.

NOTAS:

a) Obsérvese que con esta conexión estamos evitando el estado prohibido del latch
R=1 y S=1.

b) Por los pines 6 de Umbral y 2 de disparo no circula corriente hacia el circuito

integrado, es decir, que no existen para el condensador. Esto se debe a que las
entradas de comparadores son de muy alta impedancia.

c) El pin de RESET permanecerá desactivado para que el latch funcione

 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

2.5. Material que se utiliza

CI 555 , 74LS08 (AND) CI 74LS76

74LS47 DISPLAY ANODO COMUN

Cables de conecciòn Protoboard

 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

Ocho resistencias de 330 ohm Switches

Fuente de poder 8 Diodos LED

3. Montaje y Ejecución de la Experiencia

Parte 1 (Practica 1). TEMPORIZADOR 555 (MULTIVIBRADOR ASTABLE)

El funcionamiento de nuestro circuito lo podemos dividir en tres, la primera parte está

constituida por un temporizador 555 el cual se encuentra en una configuración estable y
nos entrega una señal cuadrada con una frecuencia variable dependiendo del valor que
tenga el potenciómetro R2.
 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

Ilustración: Circuito del oscilador con un temporizador 555 en modo astable, se tiene a la
salida un tren de impulsos cuadrados con una frecuencia variable
dependiendo del valor que tenga R2.

Parte 2 (Practica 2): CONTADOR DIGITAL DE 0 al 9, diagrama de estados.

 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

Se logran:
J2 = Q1Q0 K2 = Q1Q0
J1 = Q0 K1 = Q0
J0 = 1 K0 = 1

Usando flip-flops JKs, el diseño puede representarse por el esquemático de la Figura

2.1:

Figura 2.1. Esquemático contador módulo 8 mediante JK.

 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:
 Carrera de Ingeniería Mecatrónica

Guía Laboratorio de Sistemas Digitales 1 Edición : 01/18

EMI-MEC Revisió: 1
Pág.:

4. Formato de Informe: Elabore el informe correspondiente a cada

práctica con las siguientes especificaciones:
6.1 Portada
a) Nombre y número de la práctica
b) Fecha de realización
c) Nombre y número de matrícula
d) Nombre del instructor
6.2 Introducción (explicar el objetivo de la práctica)
6.3 Procedimiento y metodología (explicar)
6.4 Representación de la función mediante diagrama de alambrado,
diagrama esquemático, circuito, ecuación o tabla de verdad (Un reporte
con diagramas y sin explicaciones ni comentarios carece de valor)
6.5 Resultados, conclusiones y recomendaciones (Los resultados deben
analizarse y comentarse)
6.6 Cuestionario resuelto que aparece al final de la práctica.
6.7 Referencias bibliográficas