Imprimirlcd 8

CAPÍTULO 15 – Audio en un LCD
UD. PODRIA HABER PENSADO QUE LA ETAPA DE AUDIO DE UN LCD ES
INTRODUCCIÓN
Todos los LCD y plasma tienen amplificadores digitales. Es muy
escuchar esta aseveración de parte de reparadores que sin saber lo que es un LCD o
Los LCD y los Plasma pueden tener amplificadores digitales pero no es
que los tengan. El amplificador de potencia de audio puede ser totalmente analógico
El error proviene de la observación de una gran cantidad de circuitos digitales en
zona de audio. Conversores A/D, memorias, Shift Register, etc. Es decir que el error
Porque todo el procesamiento que sufre el video lo atrasa unas centenas de mS

si amplificáramos el audio sin retardarlo en el mismo valor,
¿Y no existe una línea de retardo analógica que pueda resolver el problema
sencillamente? Salvo los viejos generadores electromecánicos de eco,
El esquema moderno es mucho mas lógico, Ya que la señal se debe
forzosamente, porque no recurrir a un amplificador digital de audio de alguno de los
En este curso vamos a tratar el ejemplo del LC03 de Philips que tiene un
amplificador analógico y un retardo digital.

EL DECODIFICADOR DE SONIDO NORMA BTSC MSP3420G
En América la norma de sonido es la BTSC ( Broadcast Television
Committee o comité para las emisoras de TV).
En los televisores con Chasis LC03 el CI utilizado para la Decodificación de
es el IC7620. El integrado de FI entrega señal de SIF (para America es la señal de
El integrado posee cuatro pares de entradas de Línea L y R. El cuarto par (AV4),
sea los pines 36 y 35) es especialmente usado como Entrada de Audio
Fig.15.2.1 Entra de audio L y R para HD y PC
El MSP3420 posee dos entradas para ingresar con señal de FIS, Por lo tanto ya
puede hacer una selección de señales en ese punto. La pata 50 es la entrada de la
246
de FM convencional. Solo se debe agregar una llave externa que envíe una señal y
Fig.15.2.2 Llave selectora de entrada de SIF
Al simular el circuito se pueden observar algunas cosas interesantes que
entienden en el circuito real. Por ejemplo que está equivocada la
Fig.15.2.3 Simulación en WB.
247
Es evidente que cuando el TV tiene armada la llave de conmutación de fuentes
señal el capacitor 2684 no puede estar presente. La señal ingresa siempre por la pata
Por ejemplo si el resistor 3626 esta conectado a 5V el transistor 7621

levanta el emisor. Como los dos emisores están conectados entre si el transistor 7622
Aconsejamos al lector que realice la simulación para entender mejor
procedimiento de la circulación de la señal. Observe el osciloscopio mientras conmuta
Ahora vamos a realizar el estudio del filtro de 4,5/5,5 para ello
medidor de bode y ajustamos la bobina para que tenga un máximo en 5,5 MHz
Fig.15.2.4 Curva de respuesta del filtro de 5,5 MHz
Como se puede observar se trata de un filtro que posee un polo en 5,5 MHz y un
cero en una frecuencia mas baja del orden de los 4 MHz. Este produce
248
LA BIBLIA DEL LCD Y PLASMA – ING ALBERTO H PICERNO - www.LaBibliaDelLcd.com -
En el circuito simulado generamos una señal 0/5 V para modificar el estado de

llave. En el circuito real esta señal sale de la pata 60 (D-CTR-IO1) del circuito
La señal de salida SIF de TV de 4,5 o 5,5 MHz ya fue estudiada pero no lo fue la
señal de salida de radio que sale del sintonizador y se amplifica en un
SIF
Fig.15.2.5 Amplificador de FI de radio de FM
249
EL CONTROL DE VOLUMEN Y EL AMPLIFICADOR DE
El Control de Volumen en todos los modelos que utilizan el Chasis LC03 es hecho
por el Decoder BTSC tal como sucede en los Chasis A10 y L9 de Philps. El amplificador
En este caso el decodificador varía la señal de salida al recibir el
modificar el Volumen modificando el nivel de la señal que entrega en sus patas de
Contrariamente a lo que sucedía en el Chasis A10, en el LC03 las salidas para el
Auricular son tomadas desde el mismo Amplificador de Potencia que los
Fig.15.3.1 Salida de audio para parlantes y auriculares
Cuando el plug de auriculares se introduce en el Jack 1731 interrumpe la señal
audio que llega a los parlantes y dicha señal llega ahora al auricular intercalandose
250
Pero aun con los resistores de protección el nivel de audio en los auriculares
muy alto y se debe tomar alguna precaución extra para reducirlo.
La introducción del Auricular en el Jack hace que por la pata 6 del jack
produzca la saturación de Q7556 (BC847) indicado en la figura 15.3.1. Es decir que
Fig.15.3.1 Circuito para

reducción de volumen
CONTROL DE MUTE
El Mute del Amplificador de Salida de Audio es un proceso que puede suceder
diferentes motivos, pero la forma de hacer el Mute de la Salida es siempre la misma:
Un TV moderno puede producir el mute mientras ocurren eventos especiales
como: 1 Cambios de canal o de fuente de señal2 Pérdida de identificación de la señal,
la búsqueda automática de canales y durante los cambios de tipo de Audio (
3 Mute provocado por el usuario. Cuando el usuario envía desde el control remoto el
comando “MUTE”. El PAINTER lo recibe y pone en estado bajo la señal SOUND-ENABLE.

4 Mute por Power down. Este tipo de Mute mantiene inhibido al Amplificador de Salida
de Audio toda vez que haya una anomalía en el suministro de fuente del TV. Es
251
alarma de este evento, y toma estado bajo antes que cualquier otra señal en el TV.
5 Mute por stand by. Este tipo de Mute es algo diferente a los mencionados
anteriormente ya que no actúa sobre la pata 9 del CI de Salida de Audio. Las

funciones del Stand By Mute son: 1) Asegurar la condición de silencio total en los
parlantes cuando el equipo está en Stand By. 2)Poner al amplificador de salida de
audio en el modo de bajo consumo durante el Stand By con el consiguiente ahorro de
energía. Esto se consigue poniendo un potencial bajo la pata 5 del mismo. 3) Mutear la
salida de audio para evitar cualquier tipo de ruido que pueda generar el TV. Para todos
estos fines se usa la señal “STAND-BY” la cual comienza a generarse en la pata 13
del PAINTER con el nombre de STBY. Luego pasa por el inversor Q7062 cerca del
PAINTER, que solo le cambia la fase 180°, y constituye entonces la señal STAND-BY.
Para tener sonido, tanto en los parlantes como en las salidas de auriculares las
Señales SOUND-ENABLE, POWER-DOWN y STAND-BY deben estar la tres en estado alto. Ver la
figura 15.4.2.
252
Las dos AND superiores hacen que cuando Sound-Enable y Power down esten
altas la pata 9 VOL del amplificador de salida pase a un potencial de 2,7 V que
corresponde volumen pleno.
Las dos compuertas inferiores están conectadas en paralelo y hacen que cuando
Power Down y Stand By estén altas la salida esté alta el transistor 7744 se sature y envíe
una salida baja por Mute para que el amplificador de salida funcione.
LA LÍNEA DE RETARDO DE AUDIO
¿Por qué se debe retardar el Audio en los Televisores LCD?

Como se explicó durante el desarrollo de los temas asociados al procesamiento de
imágenes; en lo concerniente al funcionamiento de la Placa Scaler vimos que la
Procesos tales como el desentrelazado, el frame rate conversion y el tiempo de
respuesta del propio Panel LCD hacen que para una señal de 50Hz (como en nuestro caso
cuando se reciben señales SDTV) las imágenes en pantalla aparecen unos 80 mS eg
(dos cuadros) demoradas en el tiempo con respecto al momento en que se

recepcionaron. En lo que hace al procesamiento de Audio, si éste fuese como el de un TV
convencional, el sonido en los parlantes estaría adelantado con respecto a las imágenes mostradas
en pantalla.
253
Una Línea de Retardo Digital es básicamente una Memoria de tipo
Input First Output = primera en entrar primera en salir) a la cual se le va haciendo
Fig.15.5.1 Funcionamiento de la memoria FIFO
Si se analiza el simple ejemplo del dibujo, se ve que la Memoria
entonces un bit que ingresa por el extremo izquierdo necesitará 16 pulsos de Clock
Las memorias FIFO en realidad no existen como componente hecho; se trata de

una memoria SDRAM a la que se hace operar de la forma indicada. Por ejemplo se pone el
Para hacer cálculos fáciles, si la Frecuencia del Clock de Datos es
(Tclock= 1mseg); entonces 16 pulsos de Clock implican un Delay de 16
En nuestro caso podemos analizar todo con el ejemplo de memoria de
Suponga que tenemos 10 cajones en donde no hay divisiones internas y
entrégalo en la puertita de salida. Un segundo después vuelve y dice.
2 Saca la bolita del 1 ponela en el 2 y en el uno guardá esta otra bolita
segundo después viene con una bolita roja y dice:
254
3 Corré las bolitas de los cajones 1 y 2 a los 2 y 3 y el tercer cajón poné esta bolita
Verifica la salida. Y así sucesivamente entrega las 8 bolitas de la primer palabra
Diez pulsos de clock después en la puertita de salida comienzan a aparecer
con una demora igual a la cantidad de cajones multiplicada por el periodo de
El decodificador estereo MSP3420G realiza en su interior todo el

del Audio en forma digital, de ahí el nombre DSP (Digital Signal Processor o
A diferencia del I2CBUS que tiene un canal de datos bidireccional el I2SBUS tiene
dos canales unidireccionales de datos; uno de entrada y otro de salida para poder
Fig.15.5.2 Bus I2S
Los pines correspondientes a la Interface I2S son:
Pata 5 : Señal I2S_Data_Out
La idea es muy simple: se colocan los datos de salida en una FIFO y la salida de
FIFO se vuelve a introducir en la entrada del procesador con el retardo ajustado al

En principio vamos a calcular la memoria necesaria para un retardo de 80 mSeg.
255
codificado en 16 Bits por canal. La frecuencia de muestreo del audio para cada uno de los canales
es de 32 Khz.
La información de salida en el puerto de I2S corresponde a audio estereofónico
La información digital en el puerto de I2S (Pata 5 : I2S _Data_Out ) corresponde
alternadamente a una muestra de cada Canal como se puede observar en la figura

15.5.3.
Fig.15.5.3 Posición de los bits de canal izquierdo y derecho
Por otro lado, analizando el Clock de Datos presente en el pata 3 del decodificador
estereofónico, la frecuencia del mismo puede ser calculada de la siguiente manera para aquellos
que gustan de las matemáticas:
Frecuencia de Muestreo en cada Canal de Audio: 32Khz. (una muestra cada 31
uS)
Cantidad de bits por muestra: 16 bits por canalCantidad de Canales de Audio:
Los 80 mSeg de Delay que se necesitan generar pueden ser obtenidos a partir de
5 Líneas de Retardo de 16 mSeg cada una, colocadas una a continuación

Teniendo en cuenta la fórmula obtenida anteriormente: Tiempo de retardo = Cantidad de
posiciones de memoria x Tclock . Para obtener una demora de 16 mSeg con un Clock de 1.024 Khz.
la memoria FIFO deberá ser de:
Tamaño de la memoria = Retardo / T Clock
Tamaño de la memoria = 0,016 S / 0,9765625 x 10-6
Cada una de las 5 lineas de retardo deberá tener una longitud de 16 Kbits
Una forma práctica de implementar las 5 líneas de retardo consecutivas es
mediante una Memoria SRAM de 16.384 posiciones x 8 bits de datos (16K x 8). Ver
ejemplo a continuación:
256
D7 D6 D5 D4 D3 D2 D1 D0
A0
: : : : : : : :
A16381
96ms 80ms 64ms 48ms 32ms 16ms
Fig.15.5.3 Uso del CY62256

Con este fin se incluye en el circuito la Memoria 7603 (CY62256). Si bien es
memoria de 32K x 8, sólo se utilizarán los primeros 16K x 8 de la misma. Se usan
CONCLUSIONES
Así analizamos el circuito de audio del LC03. En realidad si Ud. desea conocer el
mismo con todo detalle le aconsejamos estudiar en el apéndice
En otros equipos el problema se resuelve con un solo circuito integrado
que realiza el retardo de dos cuadros dentro de un microprocesador dedicado.
257
APENDICE: EL RETARDO DE AUDIO DEL LC03
Para que la Memoria se vea como un arreglo de Líneas de
continuación de la otra, la información debe ir recorriendo todas las posiciones de
E x am p le : 1 6 k x 8 b
CK Address D7 D6 D5 D4 D3 D2 D1 D0
00000000R
d0W
00000000R
0000000d1W
1 6 3 83 0 0 0 0 0 0
0000000d16
0000000d
16384
0 0 0 0 0 0 d 0 d ' 0 (1
1
d1R
d1
16385
d ‘1 (d 1 6 3 8 5 )
0 5 E _ L C 0 3 _ au d i o d e l
P h i l i p s C E E u r o p e , E u r o s
Fig.15.7.1 Ordenamiento de la memoria
Como se ve, la manera de ir llenando la Memoria es bastante particular,
además que a la misma se puede acceder leyendo o escribiendo Byte por Byte, pero
Resulta así necesario implementar un ingenioso circuito que vaya cargando
bit nuevo (1 ó 0) que va llegando desde el CI7620 (MSP3420G) en el D0 de cada una
Una vez que todos los bits D0 de todas las posiciones de
direccionados y escritos, no se puede reescribir sobre los datos presentes
Es muy importante en esta fase la función que cumplen los Latchs 7604 y
(74HCT573D). Dichos CIs son simples Latchs de 8 bits de capacidad. Por lo tanto
258
Cada Latch tiene dos pines de Control:
almacenados en el interior del Latch aparecen en las Salidas Q7-Q0. Cuando en esta
La pata 11 es la pata de control de “LATCHEO”. Con un nivel “ALTO” en esta
el Latch memoriza internamente el estado de cada una de sus 8 entradas D7-D0. Con
Una vista general del conjunto BTSC Decoder y de la Línea de Retardo de Audio
Electrónica se da en la figura 15.7.2.
A u d io D e la y B lo c k a n d C ir
Processing
MSP34xx
I2S- C L I2S-DA - OU T
I2S- DA -IN
16ms
D 0
A0
O E
G
W E
CL K O E
80ms
O E
A13
0 5 E _ L C 0 3 _ au d i o d e l
P h i l i p s C E E u r o p e , Eu r o s e r
Fig.15.7.2 Conjunto BTSC Decoder y Línea de Retardo
Como es fácil de ver, la Línea I2SBUS_Clock (o Clock de Datos) viene del CI7620
(MSP3420G) y es común a todos los CIs previo paso por el inversor conformado
Los CIs 7601 y 7602 (TC74HC590AF) son dos Contadores Binarios conectados en
cascada que en conjunto cuentan cíclicamente desde 0 (0000 hex) hasta 16383
259
El Latch 7604 (74HCT573D) cumple una función muy importante que consiste
escribir cada nuevo Dato que llega desde el Ic7620 (MSP3420D, señal I2S_Data_OUT)
Fig.15.7.3 Parte del circuito de la línea de retardo de audio.
Los Datos ingresan bit x bit en forma serie a la pata 2 “D0” del Latch 7604.
la señal Clock de Datos en su pata 11 toma nivel “ALTO”, el dato al que
Cuando la Señal “Clock de Datos” toma nivel “BAJO”, la información guardada
el Latch 7604 en el paso anterior pasa a su Salida, y a su vez la posición 0000 hex
260
Cuando la Señal “Clock de Datos” tome otra vez estado “ALTO”, un nuevo Dato,
este caso “D0” estará llegando a la pata 2 del Latch 7604 y será
Cuando la señal “Clock de Datos” tome estado “BAJO” nuevamente, en la
0001 hex de la Memoria será escrito como Dato “0 0 0 0 0 0 0 D1”. Este dato no
Cuando el Contador está direccionando la posición 3FFF hex (última
direccionable en la Memoria), el Dato “D16383” es almacenado en el interior
Cuando la señal “Clock de Datos” tome estado “BAJO” nuevamente, en la
3FFF hex de la Memoria será escrito como Dato “0 0 0 0 0 0 0 D16383”. Este dato
Cuando la Señal “Clock de Datos” tome estado “ALTO” nuevamente,
momento se estará recibiendo y almacenando en el Latch 7604 (pin
Cuando la Señal “Clock de Datos” tome estado “BAJO”, del Latch
saliendo el siguiente valor: “0 0 0 0 0 0 D0 d16384” que será ahora escrito en la
En conclusión: luego de 5 ciclos de lectura/escritura de la memoria
dato “d0” saldrá por el pin n°15 del Latch 7605 que es la Salida de la Línea de Retardo, y
261
CAPÍTULO 16 – Amplificadores digitales
EN EL CAPÍTULO ANTERIOR MOSTRAMOS UN AMPLIFICADOR DE AUDIO
INTRODUCCIÓN
El oído humano es analógico; los instrumentos musicales clásicos también lo
inclusive los instrumentos absolutamente electrónicos como el sintetizador; pueden
Por eso cuando la música y la palabra necesitaban guardarse se
sistemas puramente analógicos. Pero un día apareció el CD y cambió todo. La
El CD ya debe estar cumpliendo su 20 aniversario y los dos últimos

analógicos; el amplificador de audio y el parlante siguieron siendo muy
Pero la falla mas importante de los amplificadores analógicos está
rendimiento. La potencia entregada por la fuente dividida la potencia
Europa que siempre está al frente con respecto al cuidado de
ambiente es el primer continente que esta cuidando el consumo de los
262
¿Y el parlante? El parlante si que fue un diseño duradero. Prácticamente no
desde hace 100 años. Los parlantes eran electrodinamicos (con un electroimán)
Hoy recién se vislumbra su reemplazo por los parlantes digitales del tipo
Y para mas adelante quedan los bafles digitales que recién se están experimentando.
NOTA: dado lo extenso del tema en este curso de TV solo damos una
LOS AMPLIFICADORES SEMIDIGITALES
Nadie se anima a llamarlos digitales pero es evidente que son el primer paso
ellos. Aparecieron postulados por AIWA en su versión discreta alrededor

El problema de un amplificador analógico de potencia elevada con transistores
este caso bipolares) es precisamente la potencia disipada en los mismos. Tomemos
Es decir que una buena parte del ciclo de salida la fuente es de 25V y el resto
tiempo de 60. Y como el consumo de fuente es E x I se produce una
263
Fig.16.2.1 Disponibilidad de fuente para fuente doble y cuadruple
Con este concepto se pueden llegar a rendimientos de 75% aproximadamente
cual ya es una considerable mejora. El problema es que el circuito de estos equipos
LOS AMPLIFICADORES PWM
La simplicidad de un amplificador de audio PWM es realmente
Prácticamente no tiene circuito ni tiene teoría que explicar. Basta con que el lector
264
Fig.16.3.1 Generador PWM y filtro RC
experiencia practica o virtual. El filtro se obtiene directamente desde el WB Multisim

ingresando en la solapa “Tools Filter Wizard” y seleccionando los parámetros que
indicamos en la figura 16.3.2.
Fig.16.3.2 Parámetros del filtro

Este circuito es un modulador PWM. En la pata (–) del comparador se
señal a modular (en este caso un tono senoidal de 1KHz) de 1V de
Para entender el funcionamiento del modulador lo ideal es simularlo y levantar
oscilogramas de las dos entradas con un tiempo (100 uS/div por ejemplo) que
Por la pata 1, sale un oscilograma con forma PWM cuyo valor
corresponde con la señal modulante. Para comprobar este postulado
265
cargamos en su emisor nuestro filtro cuya respuesta en frecuencia se observa en la
266
Fig.16.3.3 Oscilogramas del modulador PWM
267
Fig.16.3.4 Curva de respuesta en frecuencia del filtro PWM
Lo mas importante es comparar la señal del generador XFG2 con la tensión
el resistor de carga de 50 Ohms tratando de encontrar una distorsión importante.
Fig.16.3.5 Comparación entre la señal de
Ud. dirá que hay una fuerte atenuación de la señal por lo que no se entiende su
como amplificador. En principio vamos a aclarar que este circuito es solo
268
Piense que ocurriría si el rechazo de portadora es menor y nos quedan un par
voltios de señal de 100 KHz. En principio el oído no podría escuchar tal
Por esta razón y para aumentar el rendimiento se suelen utilizar

menos elaborados pero que no tienen caída de tensión y son simples L en serie y C
Fig.16.3.6 Modulador con filtro de bajas perdidas
En este caso sobre la carga se presenta una señal con un ripple de 100 KHz
orden de los 500 mV pap sobre una señal de 1 KHz de unos 8V pap. Ver la figura
269
Fig.16.3.7 Oscilograma del amplificador PWM con filtro simple
Las variaciones de amplitud de la portadora PWM se deben a la poca
del transistor excitador. En esa posición se suelen utilizar etapas con

Para que el lector tenga una idea de la sencillez de un amplificador de
potencia realizado con componentes discretos le mostramos un amplificador
270
Fig.16.3.8 Amplificador PWM discreto de 56W
Nota: cambiando L1 por 180 uHy, C1,C7,C8,C9,C10 por 390 nF y el parlante por uno
El lector debe considerar que los componentes utilizados en este proyecto
muy bajo costo, tal ves se pueda comprar todo con alrededor de 10 U$S.
AMPLIFICADORES PWM INTEGRADOS
Por las dudas que alguien piense que todo este tema de los amplificadores
es aun algo experimental vamos a mostrarle que ya existen integrados
271
Fig.16.4.1 Diagrama en bloques del TDA8920
No hay mucho para decir de este integrado a mas de que tiene dos canales
es una unidad estereofónica de 2 x 120W a 24V en clase D de alta eficiencia (>90%) y que
opera dentro de un rango amplio de tensiones (12 a 30V) de fuente y que requiere dos fuentes
iguales de diferente polaridad Vddp1 y Vssp1 para el canal 1 y Vddp1 y Vssp1.
Las salidas son por Out1 y Out2 y tiene entradas inversoras y no
analógicas IN1+, IN1- IN2+ y IN2-. El integrado tiene su propio oscilador de portadora que
se ajusta con un resistor y un capacitor conectados sobre la pata 7 y se ajustan a una
frecuencia de aproximadamente 350 KHz dado que este integrado utiliza llaves de
potencia de gran velocidad para reducir al máximo posible el valor de los componentes de filtrado
PWM. La pata 6 opera como modo de trabajo del integrado y es una entrada tristate
que sirve para realizar el cambio de modo Off-ON-Mute. En Off corta la alimentación
a las etapas de potencia y sirve para no tener que usar llaves externas de mucha potencia. En
ON el equipo funciona normalmente y en Mute se lo utiliza para realizar cortes
momentáneos de señal.
donde se observa que puede conectarse tanto en el modo estereo como en el modo
En la figura 16.4.2 se puede observar el circuito de aplicación del

puente monofónico en donde se duplica la potencia de salida.
Observe que el inductor de filtro a estas frecuencias es de tan solo 10 uHy en tanto
que en el diseño del amplificador discreto era de 90 uHy. El valor del capacitor de filtro es
de 15 nF contra .92 uF del diseño discreto. Y todo a pesar de que la resistencia de carga
es de 2 Ohms. Digamos que el resto de portadora sobre el parlante es superior al dejado
en el modelo discreto pero la diferencia mayor es la mayor frecuencia de portadora que se
utiliza en este caso.
272
Si observa el amplificador verá que no tiene realimentación negativa para
las distorsiones. Un amplificador analógico siempre tiene una realimentación negativa
Un amplificador PWM no tiene una distorsión propia o característica que deba
corregida y por lo tanto el circuito se simplifica en grado extremo. Y
273
274
PARLANTES DIGITALES
Los parlantes comunes poseen una sola bobina móvil de 4 o de 8 Ohms.
conecto ese parlante a una fuente de tensión continua por un instante podría
Nuestro parlante tendrá un terminal de masa común y 5 terminales de
binaria y si no fuera por el tema de la inversión tendría una sencilla excitación por
números binarios comunes. De cualquier modo el circuito de excitación es muy simple y se basa
en la aplicación de llaves digitales a MOSFET. Para simplificar los circuitos
vamos a trabajar solo con 4 bits. En la figura 16.5.1 se puede observar la tabla de valores
de los primeros 16 números binarios y su acción sobre la bobina del parlante multifilar.
Nº b3 b2 b1 b0
00000
10001
20010
30011
40100
50101
60110
70111
81000
91001
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Fig.16.6.1 Las 16 combinaciones posibles de activación de las bobinas
275
Por ahora tenemos un parlante con 3 bobinas de 8, 16 y 32 Ohms. Es evidente
si estas bobinas se conectan a la misma fuente de tensión por ejemplo 10V circularan
1,25+0,625+0,312 = 2,18 A
un total de 16 valores correspondiente a 24 bits. En la figura 16.6.2 se puede observar un circuito

simulado en WB Multisim en donde se puede observar esta etapa de salida digital para un parlante
multifilar de 4 bits.
Fig.16.6.2 Etapa de salida digital para parlante multifilar de 4 bits
Como el alumno puede observar solo se trata de un generador de palabras que

este caso se predispuso para que generara una rampa ascendente de cuatro bits. En
276
Fig.16.6.1 Programa del generador de palabras
Los resistores de 8, 16 y 32 Ohms que representan a las bobinas móviles
conectados a masa a través de un resistor de 1 mOhms para que el osciloscopio
En la figura 16.6.3 se puede observar el oscilograma correspondiente y en la

16.6.4 la señales que salen del procesador en un analizador digital.
Fig.16.6.3 Oscilograma de la corriente
Fig.16.6.4 Salidas del procesador
277
Todo la calidad del parlante diferencial se encuentra en los mismos aspectos de
parlante común, pero al que se le debe sumar la precisión en la
Fig.16.7.1 Construcción interna de un parlante multifilar
El único componente extraño de esta tecnología es la bobina móvil. Esta bobina

habitualmente un simple alambre de cobre de un diámetro tal que genere la
En un parlante multifilar se utilizan un alambre de cobre de 0,05 mm de
con esmalte termocementable de diferentes colores. Si por ejemplo se
Como el alumno puede observar esta es una tecnología para
funcionen en forma local porque un parlante remoto debería tener un cable de
278
TECNOLOGÍA DEL PARLANTE DE BOBINA MULTIFILAR

DIGITAL DESDE EL TRANSMISOR HASTA EL PARLANTE
Con parlantes digitales de este tipo y una recepción digital de TDT o un DVD o
HDDVD podemos tener sonido digital en todos los eslabones del sistema sin
Tal ves el alumno curioso se estará preguntando sobre el volumen el tono y
ajustes que se realizan en el sistema analógico de audio. El volumen es lo único
En cuanto al control de tono y otras características similares se realiza
digital en el procesador que excita los MOSFET y que por supuesto tiene una conexión
DIGITAL DESDE EL TRANSMISOR HASTA EL OIDO

Este sistema es aun muy experimental y no tenemos mayores datos
sobre el mismo. Sintéticamente consiste en fabricar un bafle con por ejemplo 8
El oído sin duda analógico. Si el bafle es digital; ¿dónde se realiza la
D/A? Esta pregunta tiene una única posibilidad de respuesta: en el ambiente alrededor
CONCLUSIONES
En este capitulo vimos un mundo nuevo que estamos seguro que el
siquiera vislumbraba. El audio digital es hoy en día una realidad y todas las
Pero no había otra posibilidad de obtener 100W de audio reales por canal. Hoy
día se usa un circuito integrado y un miserable disipador porque los rendimientos

279
obtenidos son superiores al 90% y eso significa que en los MOSFET de
En un amplificador digital para parlante multifilar se pueden obtener rendimientos
mayores aun. No son raros los rendimientos del 95% y eso simplifica aun mas el
problema.
No sabemos nada de los bafles digitales así que nos reservamos la opinión para
mas adelante. Solo sabemos que hay mucha gente trabajando en el tema y pronto
tendremos alguna sorpresa.
280

Imprimirlcd 8

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Imprimirlcd 8

Transféré par

Droits d'auteur :

Formats disponibles

CAPÍTULO 15 – Audio en un LCD

UD. PODRIA HABER PENSADO QUE LA ETAPA DE AUDIO DE UN LCD ES

Todos los LCD y plasma tienen amplificadores digitales. Es muy

Los LCD y los Plasma pueden tener amplificadores digitales pero no es

El error proviene de la observación de una gran cantidad de circuitos digitales en

Porque todo el procesamiento que sufre el video lo atrasa unas centenas de mS

¿Y no existe una línea de retardo analógica que pueda resolver el problema

sencillamente? Salvo los viejos generadores electromecánicos de eco,

El esquema moderno es mucho mas lógico, Ya que la señal se debe

forzosamente, porque no recurrir a un amplificador digital de audio de alguno de los

amplificador analógico y un retardo digital.

En América la norma de sonido es la BTSC ( Broadcast Television

Committee o comité para las emisoras de TV).

En los televisores con Chasis LC03 el CI utilizado para la Decodificación de

es el IC7620. El integrado de FI entrega señal de SIF (para America es la señal de

El integrado posee cuatro pares de entradas de Línea L y R. El cuarto par (AV4),

sea los pines 36 y 35) es especialmente usado como Entrada de Audio

Fig.15.2.1 Entra de audio L y R para HD y PC

Fig.15.2.2 Llave selectora de entrada de SIF

Al simular el circuito se pueden observar algunas cosas interesantes que

entienden en el circuito real. Por ejemplo que está equivocada la

Fig.15.2.3 Simulación en WB.

Por ejemplo si el resistor 3626 esta conectado a 5V el transistor 7621

Aconsejamos al lector que realice la simulación para entender mejor

procedimiento de la circulación de la señal. Observe el osciloscopio mientras conmuta

Ahora vamos a realizar el estudio del filtro de 4,5/5,5 para ello

Fig.15.2.4 Curva de respuesta del filtro de 5,5 MHz

En el circuito simulado generamos una señal 0/5 V para modificar el estado de

señal de salida de radio que sale del sintonizador y se amplifica en un

Fig.15.2.5 Amplificador de FI de radio de FM

EL CONTROL DE VOLUMEN Y EL AMPLIFICADOR DE

En este caso el decodificador varía la señal de salida al recibir el

modificar el Volumen modificando el nivel de la señal que entrega en sus patas de

Contrariamente a lo que sucedía en el Chasis A10, en el LC03 las salidas para el

Auricular son tomadas desde el mismo Amplificador de Potencia que los

Fig.15.3.1 Salida de audio para parlantes y auriculares

Cuando el plug de auriculares se introduce en el Jack 1731 interrumpe la señal

muy alto y se debe tomar alguna precaución extra para reducirlo.

produzca la saturación de Q7556 (BC847) indicado en la figura 15.3.1. Es decir que

Fig.15.3.1 Circuito para

El Mute del Amplificador de Salida de Audio es un proceso que puede suceder

diferentes motivos, pero la forma de hacer el Mute de la Salida es siempre la misma:

Un TV moderno puede producir el mute mientras ocurren eventos especiales

como: 1 Cambios de canal o de fuente de señal2 Pérdida de identificación de la señal,

la búsqueda automática de canales y durante los cambios de tipo de Audio (

comando “MUTE”. El PAINTER lo recibe y pone en estado bajo la señal SOUND-ENABLE.

anteriormente ya que no actúa sobre la pata 9 del CI de Salida de Audio. Las

LA LÍNEA DE RETARDO DE AUDIO

¿Por qué se debe retardar el Audio en los Televisores LCD?

imágenes; en lo concerniente al funcionamiento de la Placa Scaler vimos que la

Procesos tales como el desentrelazado, el frame rate conversion y el tiempo de

(dos cuadros) demoradas en el tiempo con respecto al momento en que se

Input First Output = primera en entrar primera en salir) a la cual se le va haciendo

Fig.15.5.1 Funcionamiento de la memoria FIFO

Si se analiza el simple ejemplo del dibujo, se ve que la Memoria

Las memorias FIFO en realidad no existen como componente hecho; se trata de

Para hacer cálculos fáciles, si la Frecuencia del Clock de Datos es

(Tclock= 1mseg); entonces 16 pulsos de Clock implican un Delay de 16

En nuestro caso podemos analizar todo con el ejemplo de memoria de

Suponga que tenemos 10 cajones en donde no hay divisiones internas y

entrégalo en la puertita de salida. Un segundo después vuelve y dice.

2 Saca la bolita del 1 ponela en el 2 y en el uno guardá esta otra bolita

segundo después viene con una bolita roja y dice: