UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS
(Universidad del Perú, Decana de América)

SIMPLIFICACIÓN E IMPLEMENTACIÓN DE FUNCIONES LÓGICAS

Integrante 1: Kelly Nathaly Valverde Bandan
e-mail: kelly.valverde@unmsm.edu.pe
Integrante 2: Jheysson Calderon Juscamayta
e-mail: jheysson.calderon@unmsm.edu.pe
Integrante 3: Anibal Samir Ricra Montero
e-mail: anibal.ricra@unmsm.edu.pe
Integrante 4: Paolo Javier Zapata Gutiérrez
e-mail: paolo.zapata@unmsm.edu.pe
Integrante 5: Josue Diaz Guzman
e-mail: josue.diaz@unmsm.edu.pe
Integrante 6: Ricardo Armando Ramirez Angeles
e-mail: ricardo.ramirez6@unmsm.edu.pe
 LABORATORIO DE CIRCUITOS DIGITALES

Como sabemos tabla la unión base-colector

RESUMEN: las compuertas midiendo la en inversa. Debido a
En el complicado lógicas son circuitos tensión en los la agitación térmica
mundo de la electrónicos nodos P1, P2, los portadores de
electrónica digital, la diseñados para P3, P4, P5, carga del emisor
parte de diseño de obtener resultados P6 y Y. pueden atravesar la
circuitos booleanos siendo barrera de potencial
combinatorios u estas los resultados emisor-base y llegar a
obtención de circuitos de las distintas la base. A su vez,
lógicos se da a partir operaciones lógicas prácticamente todos
de una descripción siendo estas: los portadores que
inicial que utiliza el AND, OR, NOT, llegaron son
lenguaje Tabla 3.
NAND, NOR, XOR y impulsados por el
convencional y luego XNOR lo que se campo eléctrico que
es transferida a una b) Conectando
apreciara a lo largo de existe entre la base y
tabla de verdad, su la entrada B a
este informe es la el colector.
importancia radica en 0V y con
manera en que estas Un transistor NPN
la facilidad con lo que ayuda de un
se pueden puede ser
estos datos se potenciómetro
implementar mediante considerado como
procesan y se establecer
diodos y transistores dos diodos con la
transfieren para ser tensiones
demostrando así región del ánodo
compartidos, desde cero
también la compartida. En una
contando así con hasta 5V en
importancia de los operación típica, la
diversos metodos de la entrada A,
semiconductores en juntura base-emisor
simplificación. llenar la
el curso. está polarizada en
siguiente
2. PROCEDI directa y la juntura
ABSTRACT: In tabla
MIENTO base-colector está
the complicated world midiendo la
polarizada en
of digital electronics, tensión en los
inversa. En un
the design part of nodos P1, P2,
transistor NPN, por
combinatorial circuits P3, P4, P5,
ejemplo, cuando una
or obtaining logic P6 y Y.
tensión positiva es
circuits is given from aplicada en la
an initial description juntura base-emisor,
that uses el equilibrio entre los
conventional portadores
language and then is generados
transferred to a truth térmicamente y el
table, its importance Tabla 4. campo eléctrico
lies in the ease with repelente de la
which these data are 3. MARCO región agotada se
processed and TEORICO desbalancea,
transferred to be Figura 2. permitiendo a los
shared, thus counting El Transistor es un electrones excitados
with various methods dispositivo térmicamente
of simplification. a) Conectando electrónico inyectarse en la
la entrada B a semiconductor que región de la base.
5V y con cumple funciones de Estos electrones
PALABRAS CLAVE: ayuda de un amplificador, "vagan" a través de la
diodo, compuerta, potenciómetro oscilador, base, desde la región
procesar. establecer conmutador o de alta concentración
tensiones rectificador. cercana al emisor
1. INTRODUC desde cero En una configuración hasta la región de
CIÓN hasta 5V en la normal, la unión baja concentración
entrada A, emisor-base se cercana al colector.
llenar la polariza en directa y Estos electrones en
siguiente

2
 LABORATORIO DE CIRCUITOS DIGITALES

la base son llamados 4. CUESTION DUCT

portadores ARIO OS
minoritarios debido a 0 1 0 0 (SOP)
que la base está 4.1. .
dopada con material REPR 0 1 0 1
P, los cuales generan ESEN  Sistema 1:
"hoyos" como TAR 0 1 1 0
portadores LAS
mayoritarios en la 0 1 1 1
TABL
base. AS
La región de la base 1 0 0 0
DE
en un transistor debe VERD
ser constructivamente 1 0 0 1
AD
delgada, para que los DE 1 0 1 0
portadores puedan LOS
difundirse a través SIST 1 0 1 1
de ésta en mucho EMA
menos tiempo que la S. 1 1 0 0
vida útil del portador
minoritario del  Sistema 1 1 0 1
semiconductor, para problema 1. Figura 2
minimizar el 1 1 1 0
porcentaje de
1.1) AC + BC
portadores que se I L D Giro izquierda 1 1 1 1
recombinan antes de 1.2)AB + AC
alcanzar la juntura Tabla 2
0 0 0 0  Sistema 2:
base-colector. El
espesor de la base 0 0 1 1
debe ser menor al 0 1 0 0
ancho de difusión de 2.1)ACD + BCD + ABC + ABD
0 1 1 X
los electrones.
1 0 0 0
1 0 1 0
f
1 1 0 0 2.2) AB + CD + AD + AC + BD +
1 1 1 1
Tabla 1

4.3.
 Sistema ESCR
problema 2 IBIR
Figur LOS
a1 MIN
TÉR
4.2. DED MINO
UCIR S DE
LA LA
EXPR FUNC
A B C D NORTE/SUR ESIÓ IÓN.
N
0 0 0 0 LÓGI  Sistema 1:
CA
0 0 0 1 MEDI
Figura 7 1.1)ABC + ABC
ANTE
0 0 1 0 SUM 1.2) ABC + ABC
A DE
0 0 1 1 PRO  Sistema 2:

3
 LABORATORIO DE CIRCUITOS DIGITALES

2.1)ABCD + ABCD + ABCD + ABCD + ABCD CON

KARN
2.2)ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
AUG + ABCD + ABCD
H.
4.4. SIMP
LIFIC  Sistema 1:
AR
LA 1.1)
EXPR
ESIÓ  Sistema 2:
N
OBTE 2.1)
NIDA
EN
EL
NUM
ERAL
ANTE
RIOR
MEDI
ANTE
MAPA
S DE
KAR
NAU
GH. 1.2)
2.2)
 Sistema 1:

1.1)

4.5.
REAL
IZAR 2.2)
EL
DIAG
RAM
A
1.2) ESQ
UEM
ÁTIC
O DE
LA
FUNC
 Sistema 2:
IÓN
SIMP
2.1)
LIFIC
ADA

4
 LABORATORIO DE CIRCUITOS DIGITALES

4.6. IMPL
EMEN
TAR
EN
BOAR
D EL
DISEÑ
O DE
LA
FUNC Se implementa el
ION circuito de acuerdo al
SIMPL esquema simplificado
para ver el
IFICA funcionamiento del
DA motor se utiliza un
OBTE puente h. El cual deja
NIDA pasar la corriente en
CON un solo sentido lo cual
COM conlleva al cambio de
polaridad y por ende
PUER el cambio de dirección
TAS en el giro del motor.
LOGIC Se implementa el
AS Y  Sistema 2: circuito de acuerdo al
VERIF esquema simplificado
ICAR para ver el
LA funcionamiento del
sistema se usa un
TABL diodo LED con su
A DE respectiva resistencia
VERD para que no se queme
AD en el circuito a
implementar.
 Sistema 1:

5
 LABORATORIO DE CIRCUITOS DIGITALES

sus es valor
entra una p de
das uerta salida
están lógica BAJA .
en 0 digital
 En
(cero) que
lógica
o en imple
digital
BAJA, ment ,
su a un inv
salida la con ersor,
está junció puert
4.12. Responda las
siguientes preguntas en 0 o n a
¿Cuántos circuitos en lógica NOT o
integrados se BAJA, esta comp
utilizaron en el diseño mient tendr uerta
de la función ras á una NOT e
simplificada? que salida s
En el diseño cuand ALTA, una p
utilizamos 3 o al única uerta
circuitos lógica
meno ment
que
integrados s una e
imple
que fueron: o cuand
ment
And , Or , Not amba o los a
 La pu s valore la neg
erta entra s de ación
OR o das amba lógica
comp están s . A la
uerta en 1 o entra derec
OR es en das ha se
una p ALTA, sean muest
uerta su ALTOS ra
lógica SALID . Si la tabl
digital A va a algun a de
que estar as de verda
imple d.
en 1 o estas
ment Siemp
en entra
re
a ALTA. das
que
la disy no su
unció  La pu son entra
n erta ALTAS da
lógica AND , está
, o com enton en 0
Cuan puert ces (cero)
do a tendr o en
todas AND á un BAJA,

6
 LABORATORIO DE CIRCUITOS DIGITALES

su como
salida lógico
está ALTO
en 1 o Y
en lógico
ALTA, BAJO.
mient
ras
que
cuand
o su
entra 5. CONCLUSI
da ONES
está
en 1 o
en 6. RECOMEN
DACIONES
ALTA,
su
SALID
A va a 7. REFERENCI
estar AS:
en 0 o
en
BAJA.
La
funció
n
física
del
invers
or, es
la de
cambi
ar en
su
salida
el
nivel
del
voltaj
e de
su
entra
da
entre
los
defini
dos