CARACTERÍSTICAS OPERANDO

MC145026
El encoder transmite datos del trinary consecutivamente como definió por
el estado de los A1–A5 y A6/D6–A9/D9 alfileres de la entrada. Éstos
los alfileres pueden estar en cualquiera de tres estados (bajo, alto, o abierto) permitiendo
19,683 posibles códigos. El transmita la sucesión se comienza
por un nivel bajo en el TE entrada alfiler. En el power–up, el
MC145026 pueden transmitir continuamente con tal de que los restos de TE
bajo (también, el dispositivo puede transmitir sucesiones del two–word por
TE pulsando mugen). Sin embargo, ninguna MC145026 aplicación debe
se diseñado para contar en la primera palabra de los datos transmitió inmediatamente
después del power–up porque esta palabra puede ser inválida.
Entre las dos palabras de los datos, ningún signo se envía para tres datos
periodo (vea Figura 10).
Cada uno transmitió el dedo del trinary se pone en código en los pulsos (vea
Figure 11). UNA lógica 0 (bajo) se pone en código como dos consecutivo
pulsos cortos, una lógica 1 (alto) como dos pulsos largos consecutivos,
y un abierto (impedancia alta) como un pulso largo seguido por un
pulso corto. El estado de la entrada es determinado usando un débil
“el rendimiento” el dispositivo para intentar forzar cada entrada entonces alto bajo. Si
sólo
un resultados estatales altos de las dos pruebas, la entrada se asume a
sea hardwired a VDD. Si sólo un estado bajo se obtiene, la entrada
se asume que es hardwired a VSS. Si ambos un alto y un bajo
puede forzarse a una entrada, un abierto es supuesto y se pone en código
como a tal. El “alto” y “bajo” los niveles son 70% y 30% del
proporcione voltaje como mostrado en las Características Eléctricas
mesa. El débil “el rendimiento” el sinks/sources del dispositivo a a 110 MA a
un 5 V proporcionan nivel, 500 MA a 10 V, y 1 MA a 15 V.
La entrada de TE tiene un dispositivo del pull–up interior para que un simple
el interruptor puede usarse para forzar la entrada bajo. Mientras TE es alto
y la transmisión del second–word ha cronometrado fuera, el encoder,
es completamente inválido, el oscilador se inhibe, y el
el desagüe actual se reduce a la corriente inmóvil. Cuando TE es
traído bajo, el oscilador se empieza y el transmita sucesión
empieza. Las entradas se seleccionan entonces secuencialmente,
y se hacen determinaciones acerca de los estados de lógica de entrada. Esto
se transmite información consecutivamente vía el alfiler de Dout.
MC145027
Este decodificador recibe los datos de serie del encoder y
rendimientos los datos, si es válido. Los datos transmitidos, consistiendo,
de dos palabras idénticas, se examina el pedazo por el pedazo durante la recepción.
Se asume que los primeros cinco dedos del trinary son la dirección. Si
la dirección recibida empareja la dirección local, el próximo en cuatro
(datos) se guardan pedazos internamente, pero no se transfiere al
pestillo de datos de rendimiento. Cuando el segundo puso en código que la palabra se
recibe,
la dirección debe emparejar de nuevo. Si un fósforo ocurre, el nuevo
se verifican pedazos de los datos contra los pedazos de los datos previamente guardados.
Si los dos mordiscos de datos (cuatro pedazos cada uno) el fósforo, el datos es
transferido al pestillo de datos de rendimiento por VT y ruina hasta
el nuevo datos lo reemplaza. Al mismo tiempo, el VT rendimiento alfiler es
traído alto y permanece alto hasta un error se recibe o hasta
ningún signo de la entrada se recibe para cuatro periodo de los datos (vea Figura
10).
Aunque la información de dirección puede ponerse en código en trinary,
la información de los datos o debe ser un 1 o 0. UN trinary
(abra) la línea de los datos se descifra como una lógica 1.
MC145028
Este decodificador opera de la misma manera como el
MC145027 sólo que se usan nueve líneas de dirección y no
el rendimiento de los datos está disponible. El rendimiento de VT se usa para indicar eso
una dirección válida se ha recibido. Para seguridad de la transmisión,
deben recibirse dos palabras transmitidas idénticas consecutivamente
antes de un VT rendimiento signo se emite.
Los MC145028 permiten 19,683 direcciones cuando los niveles del trinary
se usa. 512 direcciones son posibles cuando los niveles binarios
se usa.
FIJE DESCRIPCIONES
MC145026 ENCODER
A1–A5, A6/D6–A9/D9
Diríjase, Entradas de Address/Data (Fija 1–7, 9, y 10)
Estas entradas del address/data se ponen en código y el datos es
enviado consecutivamente del encoder vía el alfiler de Dout.
RS, CTC, RTC,
(Fija 11, 12, y 13)
Estos alfileres son parte de la sección del oscilador del encoder
(vea Figura 9).
Si una fuente señalada externa se usa en lugar del interior
oscilador, debe conectarse a la entrada de RS y el RTC
y los alfileres de CTC deben quedar abierto.
TE
Transmita Habilite (Alfiler 14)
Este active–low transmiten habilite la entrada comienza transmisión
cuando forzó bajo. Un dispositivo del pull–up interior guarda esta entrada
normalmente alto. La corriente del pull–up se especifica en el Eléctrico
Mesa de las características.
Dout
Datos Fuera (Alfiler 15)
Éste es el rendimiento del encoder que consecutivamente presenta el
palabra de los datos puesta en código.
VSS
Supply de Power negativo (Alfiler 8)
Los most–negative proporcionan potencial. Este alfiler normalmente es
tierra.
VDD
Supply de Power positivo (Alfiler 16)
Los most–positive impulsan alfiler del suministro.
MC145027 Y MC145028 DECODIFICADORES
A1–A5, A1–A9
Diríjase Entradas (Fija 1–5)—MC145027,
Diríjase Entradas (Fija 1–5, 15, 14, 13, 12)—MC145028
Éstas son las entradas de dirección locales. Los estados de éstos
los alfileres deben emparejar las entradas del encoder apropiadas para el alfiler de VT
para ir alto. La dirección local puede ponerse en código con trinary o
datos binarios.
D6–D9
Rendimientos de los datos (Fija 15, 14, 13, 12)—MC145027 Sólo
Estos rendimientos presentan la información binaria en la que es
encoder entradas A6/D6 a través de A9/D9. el datos Sólo binario es
reconocido; un trinary abre a los MC145026 encoder es
descifrado como un nivel alto (lógica 1).
Fragor
Datos En (Alfiler 9)
Este alfiler es la entrada de los datos de serie al decodificador. La entrada
el voltaje debe estar en los CMOS lógica niveles. El impulso de la fuente señalado
este alfiler debe ser dc acoplados.
MC145026•MC145027•MC145028•MOTOROLA SC41343•SC41344
9
R1, C1,
Resistencia 1, Condensador 1 (Fija 6, 7)
Como mostrado en Figuras 2 y 3, estos alfileres aceptan una resistencia
y condensador que se usa para determinar si un estrecho
pulso o el pulso ancho se ha recibido. El tiempo constante
R1 x C1 debe ponerse a 1.72 periodo de reloj de encoder:
R1 C1 = 3.95 RTC CTC
R2/C2
Resistencia 2/Capacitor 2 (Alfiler 10)
Como mostrado en Figuras 2 y 3, este alfiler acepta una resistencia y
condensador que se usa para descubrir ambos el extremo de un recibió
la palabra y el extremo de una transmisión. El tiempo R2 x constantes
C2 deben ser 33.5 periodo de reloj de encoder (cuatro periodo de los datos
por Figura 11): R2 C2 = 77 RTC CTC. Esta constante de tiempo es
determine si el alfiler de Fragor ha permanecido bajo para
cuatro periodo de los datos (extremo de transmisión). UN on–chip separado
el comparator mira el voltage–equivalent dos periodo de los datos
(0.4 R2 C2) para descubrir el tiempo muerto entre las palabras recibidas
dentro de una transmisión.
VT
Rendimiento de la Transmisión válido (Alfiler 11)
Este rendimiento de la transmisión válido persigue alto el segundo
palabra de una sucesión de la codificación cuando las condiciones siguientes
está satisfecho:
1. las direcciones recibidas de ambos fósforo de las palabras el decodificador local
diríjase, y
2. los pedazos de los datos recibidos de ambos fósforo de las palabras.
VT permanece alto hasta o una desigualdad se recibe o no
el signo de la entrada se recibe para cuatro periodo de los datos.
VSS
Supply de Power negativo (Alfiler 8)
Los most–negative proporcionan potencial. Este alfiler normalmente es
tierra.
VDD
Supply de Power positivo (Alfiler 16)
Los most–positive impulsan alfiler del suministro.