Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046.

Diseño de un sintetizador de frecuencia basado

en el circuito integrado PLL CD4046
(Noviembre 2008)
J.G Alarcón Espítia, código: 260694. E.A Salazar Perdomo, código: 260923

Abstract— the main objective of this report is to show the
process done to design a PLL – based frequency synthesizer
integer N, using the integrated circuit CD4046.
Palabras Claves— diseño, frecuencia, ganancia.
Frecuencia de referencia
Debido a que la frecuencia máxima de funcionamiento del
circuito integrado CD4046 es de 1 MHz, las frecuencias de
salida que se escogerán para el diseño de este sintetizador
serán de algunos KHz, por lo que la frecuencia de referencia
para este diseño se escogió de 10 KHz.

I. INTRODUCTION
C omo un ejercicio previo a la entrega final de este trabajo
de grado, se realizó el diseño y la implementación de un
sintetizador de frecuencia tipo entero N basado en el PLL
CD4046 y en los circuitos integrados contadores 7490 y 7493,
estos dos últimos se utilizaron para realizar el divisor de
frecuencias.
En el presente informe se encuentra el proceso llevado a cabo
para el diseño de cada una de las etapas que conforman a este
tipo de sistemas. El diseño realizado estuvo en gran parte
basado en la hoja de datos del circuito integrado CD4046
proporcionada por el fabricante.
Comparador de fase, filtro y VCO
Para la realización de estas tres etapas del sintetizador de
frecuencia (comparador de fase, filtro y VCO), se utilizará el
circuito integrado CD4046, como se ha mencionado
anteriormente. En la figura 2 se encuentra el esquema interno
de este PLL. Como se observa en la figura, el PLL cuenta con
dos comparadores de fase, el primero basado en una
compuerta lógica XOR y el segundo basado en una
comparación directa de desfases entre la señal de referencia y
la señal del VCO. Para este diseño se utilizará el comparador 2
y un filtro pasa-bajo de primer orden. La escogencia de los
valores de C1, R1 y R2, que determinan las características del
VCO se encuentran más adelante.

II. DIAGRAMA DE BLOQUES DEL SISTEMA

El diseño del sintetizador de frecuencia al que se hace

referencia en este informe es de tipo entero N, es decir que las
frecuencias de salida son múltiplos enteros de la frecuencia de
referencia. Además el diseño de este sintetizador está basado
en el circuito integrado CD4046. En la figura 1 se encuentra el
diagrama de bloques del sistema.

Figura 1: Diagrama de bloques del sintetizador de frecuencia. Figura 2: Esquema interno del circuito integrado CD4046. Tomado
de la hoja de datos proporcionada por el fabricante (National
Semiconductor).
Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. 2

Divisor N y selección de frecuencia

El divisor N es el bloque utilizado para convertir el diseño de

un PLL en un sintetizador de frecuencia tipo entero N. Existen
diferentes formas de realizar un divisor de frecuencia, para
este caso se utilizó una configuración de contadores que será
explicada más adelante.

III. ESPECIFICACIONES DEL DISEÑO

Como especificaciones del diseño descrito a continuación, se

tienen el rango de frecuencias deseadas a la salida del sistema
y la frecuencia de referencia o los pasos deseados de
Figura 3: frecuencia de salida versus voltaje de alimentación del
frecuencia. Los valores de estas especificaciones se
sistema. Tomada de la hoja de datos proporcionada por el fabricante.
encuentran en la tabla 1.
Antes de continuar con el diseño se escogerá como voltaje de
Criterio Valor
alimentación Vcc, 5 voltios.
Frecuencia de salida 30 KHz a 120 KHz
Pasos de frecuencia 10 KHz
La frecuencia de salida media fo y el ancho de banda del
Tabla 1: Especificaciones del diseño. diseño 2fl son:

fo = (fmax + fmin)/2 = 65 KHz

IV. DISEÑO DEL SINTETIZADOR DE FRECUENCIA
2fl = (fmax-fmin) = 110 KHz
El sistema mostrado en la figura 1, tiene una ganancia de lazo
Con los valores hallados anteriormente (Vcc, fo y 2fl) y
abierto igual a Kp*Kf*Ko*Kn, donde:
basados en la gráfica de la figura 4, se escogió el valor R1*C1.
Kp = ganancia del comparador de fase
Kf = ganancia de transferencia del filtro pasa bajo
Ko = Kv/S ganancia del VCO
Kn = 1/n relación del divisor

La relación del contador programable Kn se puede encontrar

de la siguiente manera:

Nmin = foutmin/fstep = 30 KHz/10 KHz = 3

Nmax = foutmax/fstep = 120 KHz/10 KHz = 12

Lo anterior nos indica que el divisor de frecuencia deberá ser

diseñado para valores entre 1 y 12.

El VCO se configura con los valores de R1, R2 y C1, teniendo

en cuenta las siguientes condiciones:

R1 entre 3 KΩ y 300 KΩ
R2 entre 3 KΩ y 300 KΩ
R1||R2 > 2.7 KΩ
C1 > 40 pF
Figura 4: relación entre el rango de la frecuencia de enganche y el
En la figura 3 se encuentra la gráfica de la frecuencia de salida producto R1*C1. Tomado de la hoja de datos proporcionada por el
versus el voltaje de alimentación del circuito integrado, gráfica fabricante.
utilizada para el diseño del VCO.
De la gráfica de la figura 4 resultó que R1*C1 = 7.8*10^-5.

Se define la frecuencia Foff así:

Foff = fo-1.6*fl = 75 KHz-1.6*45 KHz = 3 KHz
Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. 3

Filtro pasa bajo

Con el valor de Foff y utilizando la gráfica de la figura 5 se
hallan los valores de C1 y R2, conociendo el valor de C1 se
puede calcular también el valor de R1 teniendo en cuenta lo
que se halló anteriormente (R1*C1 = 7.8*10^-5). Los valores
de estos elementos se encuentran en la tabla 2.
En la figura 6 se encuentra el esquema del filtro pasa bajo que
se utilizará para el diseño del sintetizador de frecuencia.
Debido a que es necesario diseñar este filtro con una
frecuencia de corte muy baja y poca atenuación, se tomaron
los valores R3, R4 y C2 como se muestran en la figura 6 y en
la tabla 3.

Figura 6: esquema del filtro pasa bajo

Elemento Valor
R3 10 Ω
R4 6.8 Ω
Figura 5: Relación entre Foff y C1 para diferentes valores de R2 y C2 1000 µF
Vcc. Tomado de la hoja de datos proporcionada por el fabricante.
Tabla 3: valores de R3, R4 y C2 para la configuración del filtro.
Elemento Valor
R1 7.8 KΩ Simulando el filtro de la figura 6 se puede ver que tiene una
R2 300 KΩ frecuencia de corte de aproximadamente 5 Hz y que casi no
C1 10 nF presenta atenuación, esta simulación se puede apreciar en la
figura 7.
Tabla 2: valores de R1, R2 y C1 para la configuración del VCO.

Con los valores hallados hasta el momento, podemos entonces

calcular las ganancias del VCO y del comparador de fase
como se muestra a continuación.

Ganancia del VCO

La ganancia del oscilador controlado por voltaje está dada de

la siguiente manera:

Ganancia del comparador de fase

La ganancia del comparador de fase está dada por la siguiente Figura 7: simulación del filtro pasa bajo utilizando el software AWR.
ecuación, teniendo en cuenta que el comparador que se
utilizará es el segundo. La ganancia de este filtro Kf está dada por lo siguiente:
Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. 4

Donde τ1 = R3*C2 y τ2 = R4*C2.

Entonces la ganancia del filtro resulta ser:

Figura 8: Divisor digital más simple, puede estar formado por dos
transistores y unos pocos componentes o por dos puertas lógicas
La frecuencia natural del sistema ωn es: conectadas en realimentación.

Las condiciones de un divisor elemental son:

Las señales, están exactamente invertidas una de la otra.

Las señales, son ondas cuadradas perfectas, rendimiento del
Conociendo entonces el valor de la frecuencia natural, 50%.
podemos hallar el tiempo de establecimiento del sistema Las señales, tienen una frecuencia justamente la mitad del
(tiempo de enganche del PLL). Utilizando la siguiente tren de impulsos de entrada.
aproximación:
Para el divisor elemental se puede ver que de cada dos
impulsos introducidos en A, la salida Q, entrega la mitad, la
puerta I es un inversor que se ha dispuesto en esa posición
Con esto hemos terminado el diseño del PLL con el circuito para evitar los estados indeterminados.
integrado CD4046. En la tabla 4 se encuentran los valores y/o
referencias de los elementos necesarios para el funcionamiento
del lazo enganchado en fase que se diseñó anteriormente. A
continuación se explicará el diseño necesario para realizar el
divisor de frecuencia y convertir el PLL en un sintetizador de
frecuencia tipo entero N.

Elemento Valor
Circuito integrado PLL CD4046
R1 7.8 KΩ
R2 300 KΩ
R3 10 Ω
R4 6.8 Ω
C1 10 nF
C2 1000 µF Figura 9: Otro ejemplo de un divisor sencillo, la báscula D (se activa
con el uno lógico del clock) con compuertas NOR que se muestra,
Tabla 4: valores de los elementos necesarios para el funcionamiento sólo tiene una entrada de datos, debido a haber aplicado un inversor
del PLL. entre las entradas, además se le ha dotado de una entrada de señal de
reloj.

Un flip-flop tipo D, está constituido por dos básculas como

Diseño del divisor de frecuencia
entradas y una tercera báscula para la salida. Las básculas de
entrada están interconectadas entre sí de forma que, al pasar la
Un dispositivo divisor de frecuencia se puede resumir en un
señal de reloj del nivel lógico bajo al nivel alto, se produce la
contador, cuando la señal a dividir es tomada como la señal de
entrada de estados complementarios de la báscula de salida.
control o reloj del circuito. Los contadores digitales son uno
En cambio un Flip-flop J-K es suele estar controlado por el
de los requisitos más comunes de un equipo digital. Para ello
flanco descendente o de bajada de la señal de reloj, justo al
se requieren contadores para diferentes rangos de conteo. Un
contrario que lo hacen los flip-flop tipo D.
divisor de frecuencia es un contador al que se le aplica la
condición de reiniciar su cuenta al llegar al final de la cuenta
establecida. Los contadores son circuitos integrados muy
comunes dependiendo del 'código' establecido internamente
por el fabricante del circuito integrado, se puede optar entre un
contador binario o decimal, parámetro a tener muy en cuenta a
la hora de utilizar cada tipo.

El divisor digital elemental es un Flip-Flop con una sucesión

continua de pulsos de reloj y con una frecuencia fija. Figura 10: El Flip-Flop J-K
Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046.
El divisor de frecuencia se puede realizar de dos formas, una
con el uso de un microcontrolador y también con el uso de
circuitos integrados contadores como los mencionados, entre
los circuitos que se pueden usar están los simples como el
7473 un chip que integra dos Flip-flops J-K. Los contadores
de cuatro bits como el 7490 y el 7493 son también usados.
Existe el divisor programable 4059 que por medio de una
entrada paralela define la relación de división pero es
imposible conseguirlo en el país.
Con el microcontrolador se realizó una implementación de
prueba pero los retardos generados por este deterioraban el
funcionamiento final del sintetizador, por lo que se opto usar
los contadores, dependiendo de las configuraciones se tiene la
división deseada. Las constantes de división para la frecuencia
de referencia se dan de un valor de 1 a 12 tomando pasos de
valores enteros.
El circuito de división consta de 5 contadores y un dip switch
con el cual se programa la relación de división, el esquema
general se puede ver en la figura 11.
Figura 11: divisor de frecuencias controlado por Dip switch para
valores enteros de 1 a 12.
Una vez diseñado el divisor de frecuencia, se ha completado
entonces el diseño total de un sintetizador de frecuencia
basado en un PLL tipo entero N.
V. CONCLUSIONES
Aunque el circuito integrado PLL CD4046 brinde tres tipos
diferentes de comparadores de fase, es importante y necesario
determinar con cual de estos tres tipos se trabajará antes de
empezar a realizar el diseño, ya que la ganancia del
comparador de fase varía conforme el detector de fase que se
vaya a utilizar.
5
El oscilador controlado por voltaje VCO, es quizá el bloque de
un sistema sintetizador de frecuencia más importante. Por esta
razón es que el diseño de este sistema se basa principalmente
en configurar las frecuencias de oscilación del VCO de
acuerdo con el voltaje de alimentación con el que se trabajará.
Para este fin las hojas de datos del CD4046 proporcionadas
por el fabricante brinda unas gráficas que describen el
comportamiento del VCO interno a este circuito integrado.
El voltaje de entrada del VCO no deberá tener variaciones,
debe ser completamente DC, por eso es importante que el
filtro pasa bajo del sistema tenga una frecuencia de corte muy
baja.
Hay diferentes formas de realizar el divisor de frecuencia
necesario para un sistema sintetizador de frecuencia basado en
un PLL, en este caso se probaron dos forma; la primera con el
uso de un microcontrolador y la segunda con el uso de
contadores. Se escogió la segunda opción debido a que cuando
se probó con un microcontrolador la señal resultante se
encontraba muy deteriorada debido a retardos causados por el
microcontrolador.
VI. AUTORES
Javier Guillermo Alarcón Espítia Código: 260694
jgalarcone@unal.edu.co
Erika Alejandra Salazar Perdomo Código: 260923
easalazarp@unal.edu.co
REFERENCIAS
Hoja de datos del circuito integrado 4046 proporcionada por
diferentes fabricantes como National Semiconductor y Philips
Semiconductor.