Académique Documents
Professionnel Documents
Culture Documents
LABORATORIO N° 1.
COMPUERTAS LOGICAS BASICAS.
2 OBJETIVOS
RESUMEN: El siguiente informe se basa en la
experiencia de laboratorio que se realizó sobre
compuertas lógicas la cual tiene como objetivo 2.1 OBJETIVO GENERAL
estudiar las compuertas lógicas, al igual de su uso
y aplicación de esta en la electrónica digital. Se Comprender el funcionamiento de las compuertas
comprobaron las tablas de verdad de los diferentes lógicas y comprobar sus tablas de verdad.
modelos de compuertas por medio de materiales
dados en el laboratorio y se hizo un cuestionario al 2.2 OBJETIVO ESPECÍFICOS
final de acuerdo a los resultados obtenidos en la
Analizar los diferentes modelos de compuertas
practica
lógicas
Comprender la expresión booleana de cada
PALABRAS CLAVE: Compuertas lógicas, entradas y
compuerta lógica
salidas, laboratorio, tablas de verdad
Entender los diferentes modelos de compuertas
lógicas
Diferenciar los diferentes modelos de
1 INTRODUCCIÓN compuertas lógicas
1
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
una de las compuertas se encarga de verificar el estado
lógico de sus entradas (1 o 0), para poder compararlas y
poder mostrarte el resultado. Hoy en día podemos saber
el estado de su salida gracias a una tabla de verdad que
nos proporciona todos los estados posibles de cada una
de las compuertas.
[4]
4 PROCEDIMIENTO
2
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
Este integrado trabaja con compuertas NAND, cuenta Figura 5. Datasheet de compuerta 7402. [10]
con 4 compuertas de dos entradas cada una. la primera
compuerta tiene como entrada los pines número 1 y 2 y 4.1.7 Compuerta 7404
su salida es el pin número 3, la segunda tienen como
entradas los pines número 4 y 5 y su salida es el pin Este integrado trabaja con 6 compuertas INVERT, la
número 6, el pin numero 7 funciona como tierra en el primera compuerta tiene como entrada el pin 1 y su salida
integrado, la tercera compuerta tiene como entrada los es el pin 2, la segunda compuerta tiene como entrada el
pines número 8 y 9 y su salida es el pin número 10, la pin 3 y su salida es el pin 4, la tercera compuerta tiene
cuarta y última compuerta tiene como entrada los pines como entrada el pin 5 y su salida es el 6 el pin 7 se
número 11 y 12 y su salida es el pin número 13; el pin utiliza para conexión a, la cuarta compuerta tiene como
número 14 funciona como polo positivo de la entrada el pin 8 y su salida es el pin 9, la quinta
alimentación del integrado [9]. compuerta tiene como entrada el pin 10 y su salida es el
pin 11, la sexta y última compuerta tiene como entrada el
pin 12 y su salida es el pin 13, el pin número 14 funciona
como polo positivo de la alimentación del integrado. [11]
3
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
y su salida es el pin número 13 el pin numero 14 funciona tierra de la fuente, la tercera compuerta tiene como
como polo positivo de la alimentación del integrado. [112] entrada los pines número 8 y 9 y su salida es el pin
número 10, la cuarta y última compuerta tiene como
entrada los pines número 11 y 12 y su salida es el pin
número 13, el pin número 14 funciona como polo positivo
de la alimentación del integrado. [14]
Este integrado trabaja con compuertas NAND, Figura 9. Datasheet de compuerta 7432. [14]
trabajando con solo dos compuertas de 4 entradas, la
primera compuerta tiene como entrada los pines número 4.1.11 Compuerta 7451
1, 2, 4 y 5 y su salida es el pin número 6, el pin número 7
funciona como tierra, la segunda y última compuerta tiene Este integrado trabaja con entradas de tipo AND cuyas
como entrada los pines 9, 10, 12 y 13 y tiene como salida salidas sirven de entrada para una compuerta NOR. El
el pin número 8, los pines número 3 y numero 11 no primer grupo de compuertas está conformado por 4
poseen conexión, el pin numero 14 funciona como entradas dividas en dos compuertas AND cuyas salidas
conexión al polo positivo de la alimentación del integrado.. se dirigen hacia la compuerta NOR número 1, las
[13] entradas de este grupo de compuertas son los pines
número 2 y 3 para la primer compuerta AND del grupo 1,
los pines número 4 y 5 para la segunda compuerta AND
del grupo 1, después de haber pasado por esta
compuertas las salidas llegan a la compuerta NOR del
primer grupo cuya salida es el pin número 6, el pin número
7 funciona como conexión a tierra, el segundo grupo está
conformado por 6 entradas divididas en dos compuertas
AND cuyas salidas se dirigen a una compuerta NOR
número 2. Las entradas de este grupo número 2 son los
pines número 9, 10 y número 11 para la primera
compuerta AND del grupo 2, la segunda compuerta del
grupo 2 tiene como entrada los pines número 12, 13 y 1,
las salidas de estas dos compuertas AND del segundo
grupo 2 van a una compuerta NOR que tiene como salida
el pin 8, el pin 14 funciona como polo positivo de la
alimentación del integrado. [15]
Figura 8. Datasheet de compuerta 7420. [13]
4
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
Figura 10. Datasheet de compuerta 7451. [15] Figura 11. Integrado IC 7432
4.2.2 PASO 2
5
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
4.2.4 PASO 4 conseguir cada una de las combinaciones. El circuito que
se montó se observa en la figura 15.
En el siguiente circuito que se realizo se utilizo un
integrado IC 7408, las mediciones y conexiones que se
realizaron son las mismas mencionadas en el paso 2. El
circuito que se monto es el de la figura 13 y 20.
4.2.7 PASO 7
Figura 13. Circuito integrado IC 7408.
Teniendo en cuenta la figura 16, se montó el circuito
4.2.5 PASO 5 con el integrado 7400 que contiene compuertas NAND, lo
mismo que la NOR es la unión de una compuerta AND
Para este circuito se utilizaron dos compuertas lógicas, más un inversor. Las mediciones y conexiones se
la IC 7432 y la IC 7404, se realizo el mismo procedimiento realizaron igual que en el paso 2.
y mediciones del paso 2, pero en este caso la salida del
terminal 3 se conecto a la entrada del terminal 5 del
integrado IC 7404, posteriormente el pin 14 se conectó a
la a 5V voltios y el terminal 7 a tierra 0V voltios. En la
figura 14 y 21 se muestran las conexiones realizadas.
6
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
5 GRÁFICOS, FOTOGRAFÍAS Y
TABLAS
7
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
resultados medidos paso 8. La tabla de verdad para el
5.1.4 TABLA DE VERDAD IC 7432 Y 7404 integrado IC 7420 se encuentran en la tabla 7.
5.1.6 TABLA DE VERDAD IC 7400 Teniendo en cuenta las mediciones de voltaje que se
realizaron con anterioridad en cada uno de los circuitos
montados, en las siguientes tablas se observan dichos
Para el integrado IC 7400 que es una compuerta
resultados, no con valores lógicos si no con los voltajes
NAND se realizó con base en el circuito ilustrado en la
de salida de cada compuerta IC. En las tablas se
figura 16 y con los resultados medidos en el paso 7. La
contemplan los resultados.
tabla de verdad para el IC 7400 se observan la tabla 6.
Tendremos en cuenta que:
Tabla 6. Tabla de verdad IC 7400. Alto= > 2,5V
Pin 1 Pin 2 Pin 3 Bajo= < 1,0V
0 0 1
En la tabla 9 se encuentran los voltajes de salida de la
0 1 1 compuerta IC 7432, esta es una compuerta OR por lo que
1 0 1 sus salidas estarán en 5V aproximadamente o en alto
siempre que una de sus entradas (pin 1 y pin 2) o ambas
1 1 0 estén en alto (+5v), esto porque su operación lógica es
una suma.
5.1.7 TABLA DE VERDAD IC 7420
8
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
Tabla 9. Voltajes medidos para el integrado IC 7432.
Tabla 12. Voltajes medidos para el integrado IC 7404 e
Pin Pin Pin 3 IC 7432.
1 2
7432 7404
0 0 0.021 Pin 1 Pin 2 Pin 6
0 0 4.92
0 +5 4.41
0 +5 0.001
+5 0 4.41 +5 0 0.001
+5 +5 4.41 +5 +5 0.001
En la tabla 10 podemos notar los voltajes medidos El integrado IC 7402 es una compuerta NOR por lo
en la salida de la compuerta lógica IC 7404, la cual es una que cuando sus dos entradas se encuentren en bajo su
compuerta negadora NOT o también llamada inversor. salida será alto, de lo contrario serán bajas.
Esta compuerta dará lo inverso a su entrada.
Tabla 13. Voltajes medidos para el integrado IC 7402.
Tabla 10. Voltajes medidos para el integrado IC 7404.
Pin Pin Pin 1
3 2
Pin Pin 2
1 0 0 4.41
0 4.9 0 +5 0.162
+5 0.006 +5 0 0.162
La IC 7408 es una compuerta AND por lo solo
obtendremos un valor en alto o 5V, solo y siempre y +5 +5 0.147
cuando sus dos entradas se encuentren en alto, puesto
que su operación lógica es la multiplicación. El integrado 7400 es una compuerta NAND, es lo
mismo que la NOR, solo que dicha compuerta está unida
Tabla 11. Voltajes medidos para el integrado IC 7408. a una compuerta AND más un inversor. Entonces
obtendremos un valor bajo solo si sus dos entradas están
Pin Pin Pin 3 en alto, de lo contrario sus entradas estarán en alto.
1 2
Tabla 14. Voltajes medidos para el integrado IIC 7400.
9
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
La compuerta NAND de cuatro entradas IC 7420
dará sus voltajes en bajo solo y siempre y cuando todas
sus entradas estén en alto, de lo contrario su salida está
en alto.
Tabla 15. Voltajes medidos para el integrado IIC 7420.
A B C D Y
1 0 0 0 0 4.41
2 +5 0 0 0 4.41
3 +5 0 +5 0 4.41
4 +5 +5 0 0 0.155
Figura 21. Medición y montaje del integrado IC
5 +5 +5 +5 +5 0.155 7404 e IC 7432.
6 +5 +5 +5 +5 0.148
6 CONCLUSIONES
6.1 CUESTIONARIO
5.3 IMÁGENES A COLOR En este punto resolvimos interrogantes de acuerdo con
los resultados obtenidos a lo largo de la experiencia.
10
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
6.1.6 Compare las líneas 3 y 4 ambas tienen 1 a
6.1.2 ¿Cuál es la función lógica que se cumple la entrada. ¿Por qué Y es diferente en la línea
entre A, B y D de la figura 26? 4 comparada con la línea 3?
R=/ Porqué en la 4, una compuerta AND tiene en sus
entradas 1 y así en su salida será 1, que, en la salida de
NAND, luego de revisar el sistema y teniendo en cuenta
la NOR será interpretado independientemente de los
lo que pasa entre A, B y C, el valor que tome C será
valores que tome la otra compuerta la salida del sistema
invertido por una compuerta NOT que tiene como función
será 0.
invertir el valor de entrada. Simplificando el sistema se
Siendo muy diferente al comportamiento de la 3, que en
tiene una función entre:
su combinación las compuertas AND sus salidas son 0 y
(2) que en su paso por la NOR tendrá salida 1
6.1.3 Escriba la tabla de verdad en la tabla 25 6.1.7 Compare las líneas 4,5,6; ¿por qué a pesar
entre A, B, C y D, de acuerdo con la figura 26 de que se adiciona un 1 en las líneas 5 y 6 no
tiene efecto en Y?
Tabla 16. Tabla de verdad de la figura 26 R=/ Porqué la función de la compuerta NOR es que dará
A B C D 1 a su salida si ambas entradas son iguales a 0. Y en
estas configuraciones la primera entrada es igual a 1,
0 0 0 1 dando a las demás variantes esa condición que todo
0 1 0 1 resultado será igual a 0.
1 0 0 1
1 1 1 0 6.1.8 Complete la siguiente tabla de verdad
para el circuito de la figura 22.
6.1.4 Exprese la ecuación booleana entre la
entrada y la salida para cada experiencia del
laboratorio
1 1 0 0 1 0 0
Para las respuestas observe los datos de
la tabla 8 y 15.
6.2 CONCLUSIONES DE LA PRACTICA
6.1.5 Corresponde las líneas 1,2,3; ¿por qué la
salida Y no cambie a pesar del cambio en A y
Al realizar está experiencia de laboratorio observamos
C?
que las compuestas usada generaban distintos valores
R=/ Porque al tener 0 lógicos en las entradas de las AND,
lógicos dado que al tener una compuerta AND se
su salida será 0, luego por la NOR siempre obtendremos
comprobó que solo al tener valores lógicos iguales a 1 en
1 en la salida del sistema
sus entradas esta daba como resultante el valor lógico de
1, de la misma manera sucede con la compuerta tipo
NAND solo que está al ser la negación de la AND sus
11
FACULTAD DE INGENIERÍA
CORPORACIÓN UNIVERSITARIA DE LA COSTA, C.U.C.
.
valores solo será 1 si al menos una de las entrada o
ninguna posee un valor de entrada igual a 1. En la
compuerta de tipo OR su valor lógico de salida era 1
siempre y cuando sus valores de entrada(ambos) no
fuesen 0,de la misma manera sucede con la compuerta
NOR solo que para esta, por ser la negación de la OR,
sus valores lógicos serán 1 si los de entrada (ambos) son
0. La compuerta NOT genera valores lógicos a su salida
inversos a los de la entrada es decir que si entra un valor
de 1 su valor de salida será 0 y viceversa.
Gracias a esta experiencia se confirmó que lo que se
encontraba en la teoría anteriormente mencionada se
cumple.
12