Universidad Nacional de Ingeniería

Facultad de Electrotecnia y Computación

Ing. Electrónica

Electrónica Digital II
Prof: Ing. Carlos Ortega Huembes

Elaborado por:
 Nydia Verónica Medina Palacios
 Cristian Alexander Larios Moraga

Grupo: 3T1-Eo

Tema: Otras familias lógicas de circuitos integrados.

Fecha de entrega: Lunes 07 de Septiembre del 2015

Otras familias lógicas de circuitos integrados
Basadas en transistores bipolares
Familia RTL (lógica resistor-transistor): esta es de gran importancia histórica ya que
actualmente ya no se usan en el diseño de sistemas digitales. RTL fue la primera familia que
apareció y era la que se usaba más
ampliamente. El circuito básico de
esta familia es la compuerta NOR
como se observa en la figura.
Se puede apreciar que es una
compuerta NOR de 3 terminales, y
que cada entrada está vinculada a
un transistor y un resistor. Los
colectores de cada transistor están
conectados en la salida. Los niveles de voltaje para el estado lógico bajo está comprendido
entre 0-0.2 V, mientras que para el nivel alto es el intervalo 1-3.6 V.
Su análisis es muy sencillo. Si cualquier entrada de esta compuerta es alta, inmediatamente
se satura el transistor correspondiente a la entrada conectando directamente la salida al
común, provocando un nivel bajo en la salida sin importar el estado lógico en las otras
entradas.
Para el caso en que todas las entradas de nuestro circuito estén en bajo, todos los transistores
estarán en bajo, provocando que la salida esté conectada directamente a Vcc.
El abanico de salida de una compuerta RTL está limitado por el valor de voltaje de salida
cuando es alto, ya que al cargarse la salida con las entradas de otras compuertas, la carga
consume más corriente, la cual fluye por el resistor de 640 Ω. Estas compuertas consumen
aproximadamente 12 mW y el retardo de propagación promedio es de 25 nS.
Familia DTL (lógica diodo-transistor): Esta es otra familia que se volvió obsoleta en el
campo de la electrónica digital. Estos circuitos han sido reemplazados por los TTL. En otras
palabras, la familia TTL es una versión mejorada de la familia DTL. El circuito básico de
esta familia es la compuerta NAND, la
cual se muestra en la figura.
Para este caso se utiliza una compuerta
NAND de 3 terminales. Cada entrada está
asociada a un diodo. Los diodos y el
resistor de 5 𝐾Ω forman una compuerta
AND. El transistor Q1 actúa como
amplificador de corriente e invierte la
señal digital. Los niveles de voltaje para
un estado bajo están en el intervalo 0-0.2 V y para un estado alto el intervalo es 4-5 V.
El análisis de esta compuerta es de la siguiente manera: Si una de las entradas está en bajo,
ósea 0.2 V, el diodo de entrada correspondiente conduce corriente a través de Vcc y el resistor
de 5 𝐾Ω. El voltaje en el punto en común de los diodos de entrada es de 0.2 V (estado lógico
bajo) más la caída de tensión en el diodo de 0.7 V, dando un total de 0.9 V. Para que el
transistor comience a conducir es necesario que se supere la barrera de potencial de D1 y D2
mas la caída de tensión en la unión base-emisor de Q1, ósea 3*0.7=2.1 V. debido a que el
diodo de entrada mantiene en 0.9 V el voltaje en ese nodo, el transistor está en corte y la
salida se mantiene a Vcc.
Si todas las entradas están en alto, el transistor entra en la región de saturación. El voltaje en
el punto P ahora es igual a 𝑉𝐵𝐸 más las dos caídas de D1 y D2, ósea 2.1 V. Los diodos de
entrada están polarizados en inversa y por lo tanto apagados. La corriente de base es igual a
la diferencia de las corrientes que fluyen por los resistores de 5 𝐾Ω, y es suficiente para
llevar a saturación a Q1, y así la salida caerá a 𝑉𝐶𝐸 , que es 0.2 el nivel bajo de a compuerta.
La disipación de potencia de una compuerta DTL es igual a la de una compuerta RTL o sea
aproximadamente 12 mW y el retardo de propagación promedio es 30 nS. El margen de ruido
que estas poseen es de 1 V y puede lograrse un abanico de salida de hasta 8. El abanico se
salida de estas compuertas está limitado por la corriente máxima que puede fluir en colector
del transistor saturado.
Familia lógica ECL (Lógica de acoplamiento por emisor): Es una familia lógica bipolar
que evita la saturación del transistor, incrementando así la velocidad de conmutación en
general. Esta opera en base al principio de conmutación
de corriente, en donde una corriente de polarización
fija menor que la corriente de saturación, se cambia del
colector de un transistor a otro.
El circuito básico en esencia de esta familia es el
amplificador diferencial como se muestra en la
siguiente figura.
El voltaje de alimentación 𝑉𝐸𝐸 produce una corriente
𝐼𝐸 fija que permanece alrededor de 3 𝑚𝐴 durante la
operación normal. Esta corriente puede fluir a través de
𝑄1 o 𝑄2 , dependiendo del nivel de voltaje en 𝑉𝐸𝑁𝑇 . En
síntesis, 𝐼𝐸 cambia del colector de 𝑄1 a 𝑄2 , a medida que 𝑉𝐸𝑁𝑇 cambia entre sus niveles
lógicos de -1.7 V (0 lógico) y -0.8 V (1 lógico). 𝑉𝐶1 y 𝑉𝐶2 son complemento uno del otro y
los niveles de voltaje de salida no son iguales a los niveles lógicos de entrada. Los niveles de
salida se muestran en la siguiente tabla:
Para hacer iguales los niveles de los estados lógicos de salida a los de entrada se conectan a
𝑉𝐶1 y 𝑉𝐶2 etapas seguidor emisor los cuales realizan dos funciones: (1) restan una cantidad
de 0.8 V de 𝑉𝐶1 y 𝑉𝐶2 para ajustar los niveles de salida a los niveles de entrada y (2)
proporcionan una impedancia de salida muy baja (7 Ω aproximadamente), generando así una
capacidad de carga grande y un carga rápida de la capacitancia de carga.

La compuerta OR es la compuerta ECL fundamental. Del circuito de arriba, 𝑄1 o 𝑄2 hace

que la corriente se quite de 𝑄2 y las 2 salidas 𝑉𝑆𝐴𝐿1 y 𝑉𝑆𝐴𝐿2 serían las operaciones OR y
NOR.
La serie ECL más común fue desarrollada por Motorola y se llama ECLin PS, que significa
ECL en picosegundos, ya que el tiempo de propagación máximo para el que fue diseñado es
de 500 pS (la mitad de un nanosegundo), y velocidades de conmutación en los FFs de
1.4 𝐺𝐻𝑧. Algunos de estos dispositivos en esta serie tienen tiempos en las compuertas de sólo
100 pS, a una potencia promedio de 5 mW. Algunas características de esta serie ECLin PS
de MECL de Motorola son:
 Velocidad de conmutación muy alta debido a que los transistores nunca se saturan. El
tiempo de propagación típico es de 360 pS.
 Los niveles lógicos nominales son -0.8 V y -1.7 V respectivamente.
 Márgenes de ruido muy pequeño aproximadamente de 150 mV. Esto los hace ser poco
confiable en el uso en ambientes industriales pesados.
 Se elimina la necesidad de inversores, debido a que su bloque lógico proporciona 2
salidas complementarias. El control complementario de alta corriente hace de un ECL un
buen reforzador de líneas para conductor de par trenzados.
 Capacidad de carga con un valor cercano a 25, debido a las salidas de seguidor de emisor
de baja impedancia.
Familia IIL (Lógica de inyección integrada): esta es una opción bipolar para el caso de
gran escala, fue desarrollada por Philips e IBM en la década de los 70, y ha venido siendo
sustituida por el uso de la tecnología CMOS. La siguiente figura ilustra circuitos basados en
esta tecnología.

Esta es una clase de circuitos digitales construida con múltiples transistores bipolares
colectores. Cuando fue introducida, tenía velocidades comparables a la TTL y con tanta baja
potencia como la CMOS, convirtiéndola ideal para el uso en circuitos integrados VLSI.
Aunque los niveles de valor lógico están muy cerca (alto: 0.7V y bajo: 0.2V), I2L tiene una
alta inmunidad de ruido porque opera por corriente en vez de voltaje.
La operación de una I2L está basada en el inversor de emisor común con colector abierto.
Típicamente, un inversor consiste en un transistor NPN con el emisor conectado a tierra y la
base polarizada con una corriente remitida. La entrada es suministrada a la base ya sea como
un drenaje de corriente (nivel lógico bajo) o como una condición de alta impedancia (nivel
lógico alto). La salida de un inversor es en el colector.
Para entender como el inversor opera, es necesario entender el flujo de corriente. Si la
polarización de corriente es desviada a tierra (nivel lógico bajo), el transistor se apaga y el
colector fluctúa (nivel lógico alto). Si la corriente no es desviada a tierra porque la entrada es
de alta impedancia (nivel lógico alto), la corriente polarizada fluye a través del transistor al
emisor, encendiendo el transistor, y permitiendo al colector drenar corriente (nivel lógico
bajo). Debido a que la salida del inversor puede drenar corriente pero no suministrarla, es
seguro conectar la salida a múltiples inversores juntos para formar compuerta AND cableada.
Cuando la salida de dos inversores es cableada junta, el resultado es una compuerta NOR de
dos entradas porque la configuración (NOT A) AND (NOT B) es equivalente a NOT (A OR
B).
Familia HTL (Lógica de umbral elevado): esta es una familia derivada de la familia DTL.
Posee un margen de ruido muy amplio lo que lo hace útil en ambientes con mucha
interferencia electromagnética. La figura que se muestra a continuación presenta un circuito
basado en esta lógica. Actualmente se está usando en BICMOS.

Los niveles de umbral a la entrada de una compuerta lógica determinan si una entrada en
particular es interpretada con un 0 lógico o un 1 lógico. La familia HTL incorpora diodos
Zener para crear una gran compensación entre los niveles de voltaje de 1 lógico y 0 lógico.
Estos dispositivos usualmente utilizaban una fuente de alimentación de 15 V, y eran
encontrados en control industrial, donde el alto diferencia pretendía minimizar el efecto de
ruido.
Las desventajas de esta familia se centran en baja velocidad debido a la fuente de
alimentación incrementada resultando el uso de resistores de alto valor. Y a su vez, en el alto
consumo de potencia.

Basadas en transistores FET

Familia PMOS: fue una de las primeras tecnologías para producir circuitos MOS de alta
densidad. Utilizaba transistores MOS de canal-p en modo de acumulación para producir las
compuertas básicas. La siguiente figura
muestra una compuerta PMOS que genera la
función NOR en lógica poisitiva.
El circuito funciona de la siguiente manera: la
alimentación 𝑉𝐺𝐺 es una alimentación
negativa y 𝑉𝐶𝐶 es una alimentación positiva o
tierra (0 V). El transistor 𝑄3 se polariza
permanentemente para crear una resistencia
de drenador-fuente constante. Esta funciona
como una resistencia limitadora de corriente.
Si se aplica un nivel alto (𝑉𝐶𝐶 ), a la entrada A
o B, entonces 𝑄1 o 𝑄2 no conducen y la salida
se fuerza a una tensión 𝑉𝐺𝐺 , la cual representa un nivel bajo. Cuando se aplica un nivel de
tensión bajo a ambas entradas, 𝑄1 y 𝑄2 entran en conducción. Provocando que la salida pase
a un nivel alto.
Familia NMOS: estos se iban desarrollando a medida que la tecnología mejoraba. En estos
circuitos se utiliza el transistor MOS de canal-n. La siguiente figura muestra una compuerta
NAND y una compuerta NOR.

En la figura a 𝑄3 actúa como resistencia para limitar la corriente, cuando se aplica un nivel
bajo a una o ambas entradas, entonces al menos uno de los transistores (𝑄1 𝑜 𝑄2 ) no conduce,
y la salida se fuerza hacia un nivel próximo a 𝑉𝐶𝐶 . Cuando ambas entradas están en alto los
transistores 𝑄1 𝑦 𝑄2 conducen, y la salida se pone en el nivel bajo.
En la figura b, 𝑄3 actúa de nuevo como resistencia. Un nivel alto en cualquier entrada hace
que 𝑄1 𝑜 𝑄2 conduzcan, forzando la salida a un nivel bajo. Cuando ambas entradas están en
bajo ningún transistor conduce y fuerza la salida a un nivel alto.
Familia 𝑬𝟐 𝑪𝑴𝑶𝑺 (Electrically Erasable CMOS): Está basada en una combinación de
tecnologías CMOS y NMOS y se utiliza en dispositivos programables como las PROM y
dispositivos CPLD. Una celda de esta
tecnología se construye a partir de un
transistor MOS con una puerta flotante,
que se carga o descarga externamente a
través de una corriente de programación.
La siguiente figura ilustra este tipo de
celda.
Cuando la puerta flotante se activa a un
potencial positivo eliminando electrones,
el transistor de detección se activa,
almacenando un cero binario. Cuando la puerta flotante se carga a un potencial negativa
introduciendo electrones, el transistor de detección se desactiva almacenando un 1 binario.
La puerta de control regula el potencial de la puerta flotante. El transistor de paso aísla de la
matriz a al transistor de detección durante las operaciones de lectura y escritura, que utiliza
las líneas de palabra y bit.
La celda se programa aplicando un impulso a la puerta de control o a la línea de bit de una
celda, después de seleccionarla por medio de una tensión en la línea de palabra. Durante el
ciclo de programación, en primer lugar, se borra la celda aplicando una tensión a la puerta de
control para hacer negativa a la puerta flotante, esto hace que el transistor de detección se
quede en el estado de bloqueo, almacenando un 1. Para almacenar un 0 en la celda, se aplica
un impulso de escritura a su línea de bit. Esto hará que la puerta flotante se cargue hasta un
punto en el que el transistor de detección se activa, almacenando un 0. El bit almacenado en
la celda se lee detectando la presencia o ausencia de una pequeña corriente de celda en la
línea de bit. Cuando se almacena un 1no hay corriente de celda, porque el transistor de
detección está desactivado. Un proceso contrario ocurre cuando se almacena un 0. Una vez
que se ha almacenado un bit en la celda, permanecerá indefinidamente a menos que se borre
o se escriba un dato en ella
Familia BiCMOS (Bipolar-CMOS): es una tecnología evolucionada que integra dos
tecnologías semiconductoras separadas anteriormente, la de transistor de unión bipolar y la
del transistor CMOS, en un único circuito integrado.
El transistor BJT ofrece alta velocidad, alta ganancia y resistencia baja de salida, las cuales
son excelentes propiedades para amplificadores analógicos de alta frecuencia, mientras que
la tecnología CMOS ofrece alta resistencia de entrada y es excelente para construir
compuertas simples y de baja potencia. A lo largo de que los dos tipos de transistor han
existido en producción, los diseñadores de circuitos que utilizan circuitos lógicos se han dado
cuenta de las ventajas de integrar las dos tecnologías. Sin embargo, la falta de
implementación en circuitos integrados, ha restringido la aplicación de ello a circuitos
simples.
En los 90, la fabricación de tecnologías de
circuito integrado moderno comenzó a
hacer la familia BiCMOS una realidad.
Esta tecnología rápidamente encontró
aplicación en amplificadores y circuitos de
manejo de potencia analógica, y tiene
algunas ventajas en lógica digital. Los
circuitos BiCMOS usan las características
de cada tipo de transistor apropiadamente.
Generalmente esto significa que circuitos de alta corriente utilizan MOSFETs para control
eficiente, y porciones de circuitos especializados de alto desempeño utilizan dispositivos
bipolares. Para determinadas configuraciones, sobre todo en cascada, presenta también la
característica de una baja capacitancia (casi tanto como en el caso de un sólo BJT). Lo que
se traduce en amplificadores con un alto ancho de banda y circuitos lógicos con alta velocidad
de conmutación.
BiCMOS como un proceso de fabricación no es actualmente viable para algunas
aplicaciones, como microprocesadores, como con fabricación de BJT o CMOS.
Desafortunadamente, muchas ventajas de la fabricación CMOS, por ejemplo, no se transfiere
directamente a la fabricación BiCMOS. Una dificultad radica en el hecho de que al optimizar
los componentes BJT y CMOS del proceso es imposible sin agregar muchos pasos extras de
fabricación y por ende, incrementa los costos de proceso. Finalmente, en el área de alto
desempeño, BiCMOS puede nunca ofrecer el relativo bajo consumo de potencia de CMOS
por sí solo, debido al potencial de más alta corriente de fugas en reposo.

Familia más Actual

SiGe BiCMOS: La integración de transistores bipolares heterounión de silicio-germanio en
procesos digitales CMOS establecidos han brindado un desempeño analógico en silicio que
es no solo competitivo con tecnologías compuesta por semiconductores III-V, pero es
potencialmente más bajo en costo. Combinada con mejoras en chips pasivos de silicio, como
lo son los capacitores metal-aislante-metal alto-Q e inductores espirales monolíticos. Estas
tecnologías avanzadas de RF, CMOS y SiGe BiCMOS han habilitado soluciones de circuitos
integrados RF (RFIC) basado en silicio para estándares emergentes de comunicación
inalámbrica. De hecho, las funcionalidades analógicas y digitales de un sistema completo
inalámbrico puede ahora ser combinado en un único IC, también llamado “sistema en un
chip” (SoC). Este acceso ofrece un sinnúmero de beneficios potenciales sobre las soluciones
multi-chip, como la reducción de elementos parásitos, tamaño, consumo de potencia, y
factura de materiales. Sin embargo, un número de desafíos críticos deben ser considerados
en la integración de dichas soluciones SoC.
La tecnología BiCMOS combina las fortalezas de dos tecnologías de procesos distintas en
un único chip: los transistores bipolares ofrecen alta velocidad y ganancia, que son críticas
para secciones de alta frecuencia, mientras que la tecnología CMOS es excelente en la
construcción simple y de bajo consumo de compuertas lógicas. Integrando la parte analógica
y digital en un único chip, tecnología BiCMOS SiGe, drásticamente se reduce el número de
componentes externos mientras optimiza el consumo de potencia.
Esta tecnología permite una frecuencia de corte más alto en un nodo de tecnología dado. Es
capaz de producir circuitos prácticos operando al menos a 100 GHz. Las nuevas generaciones
incrementan el margen de diseño y reducen el consumo de potencia a frecuencias de onda
milimétrica, haciéndola más apropiada para su manufactura comercial.
Existe una versión de SiGE CMOS que es conocida como SiGE:C CMOS que tiene una capa
base SiGe dopada con carbono que tienen valores de frecuencia de operación de hasta 200
GHz.
Bibliografía
Floyd, T. L. (2006). Fundamentos de Sistemas Digitales. 9ª ed. Madrid: Pearson-Prentice
Hall

López, R. (s.f.). Familias lógicas bipolares. Universidad de Huelva. [En línea]. Obtenido 05
de Septiembre de 2015 de
http://www.uhu.es/rafael.lopezahumada/descargas/Tema2_introtec.pdf
Mano, M. M. (2003). Diseño digital. 3ª ed. México: Pearson-Prentice Hall.

Tocci, R. J. (2007). Sistemas Digitales, Principios y aplicaciones. 10ª ed. México: Pearson-
Prentice Hall.