Vous êtes sur la page 1sur 139

2STE

L.T.laayoune

___________________________________________________________________________
Page : 1 / 139
2STE
L.T.Laayoune

 STRUCTURE D’UNE CHAINE D’ACQUISITION NUMERIQUE 7


 LES CAPTEURS 9
 AMPLIFICATEUR OPERATIONNEL EN MODE LINEAIRE 22
 AMPLIFICATEUR OPERATIONNEL EN COMMUTATION 27
 LES FILTRES 34
 CONVERTISSEUR FREQUECE TENSION 42
 LES C.N.A / LES C.A.N 47
 CONVERTISSEUR TENSION FREQUENCE 55

___________________________________________________________________________
Page : 2 / 139
2STE
L.T.Laayoune

STRUCTURE D’UNE CHAINE D’ACQUISITION NUMERIQUE

1. principe : 7
2. Capteur : 7
3. Amplificateur de signal : 7
4. Filtre d’entrée : 7
5. L’échantillonneur : 7
6. Le convertisseur analogique numérique (CAN) : 7
7. La zone de stockage : 8
8. Le convertisseur numérique analogique (CNA) : 8
9. Le filtre de sortie : 8
10. Amplificateur de puissance : 8

LES CAPTEURS

I- Généralités : 9
1.1. Capteur : 9
1.2. Réponse d’un capteur : 9
1.3. Différents type de capteurs : 9
1.4. Caractéristiques d’un capteur : 9
1.4.1. Résolution : 9
1.4.2. Sensibilité : 9
1.4.3. Linéarité : 9
1.4.4. Précision : 9
1.4.5. Fidélité : 9
II - Capteurs de position, Vitesse : 10
2.1. Capteur résistif :(Potentiomètre résistif) 10
2.1.1. Définition : 10
2.1.2. Diverse formes géométriques : 10
2.2 Capteurs numériques : 10
2.2.1. Codeur incrémental : 11
2.2.2. Codeur gray : 11
2.3 Capteurs de vitesse : 12
2.3.1. Tachymétrie (génératrice tachymétrique) : 12
2.3.2. Caractéristiques essentielles d’une Tachymétrie : 13
2.3.3. Différents types : 13
a. génératrice à courant continu : 13
b. génératrice synchrone (alternateur) : 13
III - Capteurs de température : 13
3.1. C.T.N : 13
3.1.1. Définition : 13
3.1.2. Propriétés : 13
3.1.3. Caractéristique courant tension : 14
3.1.4. Sensibilité : 14
3.1.5. Caractéristique de R = f (T) : 14
3.2. Résistance détectrices de température R.T.D : 15
3.3. Thermocouple : 15
3.3.1 Principes : 15
3.3.2. Définition: 16

___________________________________________________________________________
Page : 3 / 139
2STE
L.T.Laayoune

3.3.3. Caractéristiques des principaux Thermocouples : 16


3.3.4. Exemple : 16
3.3.5. FEM en fonction de la température de thermocouples : 17
3.4. Circuit intégré spécialisé LM 135 : 17
3.4.1 Définition : 17
3.4.2 Fonctionnement: 17
IV- Capteur à effet Hall : 17
4.1-Principe de l’effet Hall : 18
4.2-Cause de l’effet Hall : 18
V- Capteur de niveau : 18
5.1. Flotteur : 18
5.2. Plongeur : 19
VI - Capteurs de proximité : 19
6.1. Capteurs photoélectriques : 19
6.2. Capteurs inductifs : 20
6.3. Capteurs capacitifs : 21
VII- Autres Capteurs : 21
7.1-Capteurs ILS (Interrupteur à Lame Souple) : 21
7.2-Jauge de contrainte : 21

AMPLIFICATEUR OPERATIONNEL EN MODE LINEAIRE

I- Introduction : 22
II- Amplificateur opérationnel : 22
2.1- Représentation symbolique : 22
2.2- Fonction de transfert : 22
2.3-Régles de simplification pour circuits avec Ampli-Op : 23
2.4-Alimentation : 23
III – Amplification : 23
3.1- Amplificateur inverseur : 23
3.2- Amplificateur non inverseur : 24
3.3- Suiveur : 24
IV – Montages opérationnels: 24
4.1 – Additionneur inverseur (mélangeur) : 24
4.2 – Soustracteur (différentiel): 24
4.3 – Intégrateur : 25
4.4 – Dérivateur : 25
4.5 – Montage logarithmique : 25
4.6 – Montage exponentiel : 25
V – Autres montages : 26
5.1 - La conversion courant tension : 26
5.2 - La conversion tension courant : 26

AMPLIFICATEUR OPERATIONNEL : EN COMMUTATION

I - Comparateur : 27
1.1 - Principe : 27
1.2 – Comparateur non inverseur : 27
1.3 – Comparateur inverseur : 28
II – Trigger de Schmitt : 29

___________________________________________________________________________
Page : 4 / 139
2STE L.T.Laayoune

2.1- Principe : 29
2.2 – Trigger non inverseur : 29
2.3 – Trigger inverseur : 31
III- Multivibrateur astable : 32
3.1 - Fonctionnement : 32
3.2 – Calcul de T: 33

LES FILTRES

I- Introduction : 34
II – Notion de spectre d’un signal : 34
III – Utilisation des nombres complexe en électronique : 34
3.1. Représentation des nombres complexes : 34
3.2. Impédances complexes : 35
a- Elément résistif : 35
b- Bobine parfaite : 35
c- Condensateur : 35
3.3. Association de dipôles passifs : 36
IV – Etude des filtres : 36
4.1. Méthode de calcul : 37
4.2. Représentation graphique : 37
4.3. Quelques formules à connaître : 37
V – Les différents filtres : 38
5.1. Le filtre passe-bas du 1° ordre : 38
5.2. Le filtre passe-haut du 1° ordre : 39
5.3 .Etude qualitative des filtres passe-bande et coupe bande : 40
5.4. Etude expérimentale : 41
VI – Quelques précisions a propos des filtres : 41

CONVERTISSEUR FREQUENCE TENSION

I - Les condensateurs (rappel) : 42


1.1. Propriétés : 42
1.2. Charge d’un condensateur à courant constant : 42
1.3. Charge d’un condensateur à tension constante : 42
1.4. Circuits RC et CR : 43
II - Monostable : 43
2.1. Définition : 43
2.2. Monostable à A.Op : 44
2.3. Fonctionnement : 44
2.4. Calcul de la durée instable : 44
III - Convertisseur fréquence tension : 45
3.1. Définition : 45
3.2. Schéma structurel : 45
3.3. Mise en forme : 45
3.4. Convertisseur front impulsion : 45
3.5. Monostable : 46
3.6. Filtre passe bas moyenneur : 46

___________________________________________________________________________
Page : 5 / 139
2STE
L.T.Laayoune

LES C.N.A / LES C.A.N

I - Les C.N.A : 47
1.1. Introduction : 47
1.2. CNA à réseau R-2R: 47
1.2.1. Schéma de principe : 47
1.2.2. Principe : 47
1.2.3. Fonctionnement : 48
1.3. CNA à réseau R-2R à échelle inversée : 49
1.3.1. Cas d’une cellule : 49
1.3.2. Cas de 2 cellules : 50
1.3.3. Cas de n cellules : 50
1.4-Exemple de CNA à réseau R-2R : AD7532 ou DAC830 : 50
1.5. Exemple d’application : 51
II - Les C.A.N : 52
2.1. Introduction : 52
2.2. CAN à approximations successives : 52
2.2.1. Schéma de Principe : 52
2.2.2. Fonctionnement : 52
2.2.3. Exemple CAN 4 bits : 53
III - Caractéristiques générales des convertisseurs n / a : 53
3.1. La résolution : 53
3.2. L'erreur de décalage (offset) : 54
3.3. L'erreur de gain : 54
3.4. La non linéarité intégrale : 54

CONVERTISSEUR TENSION FREQUENCE

I - Objectifs: 55
II – Exemple n°1 : 55
2.1. Montage : 55
2.2. Description des différents blocs : 55
2.3. Fonctionnement du montage complet : 55
III – Exemple n°2 : 56
3.1. Montage : 56
3.2. Etude lorsque K est ouvert (de 0 à t0) : 56
3.3. Etude lorsque K est fermé (de t0 à t1) : 56
3.4. Commande automatique de l’interrupteur K : 56

___________________________________________________________________________
Page : 6 / 139
2STE
L.T.Laayoune

STRUCTURE D’CHAINE D’ACQUISITION


NUMERIQUE
_____________
1 – Principe :
Une chaîne d’acquisition numérique peut se représenter selon la figure suivante :

Amplificateur Filtrage Echantillonneur CAN


Capteur Bloqueur
de signal (Fc) n bits
(Te; Fe)

Structure de l’acquisition numérique

Elle est souvent associée à une chaîne de restitution :

CAN Filtrage Amplificateur


n bits (Fc) De
Puissance

Structure de la chaîne de restitution

On peut définir très simplement le rôle de chacun des éléments.

2- Capteur
Il est l’interface entre le monde physique et le monde électrique. Il va délivrer un signal
Électrique image du phénomène physique que l’on souhaite numériser. Il est toujours associé
à un circuit de mise en forme.

3 - Amplificateur de signal
Cette étape permet d’adapter le niveau du signal issu du capteur à la chaîne globale
d’acquisition.

4 - Filtre d’entrée
Ce filtre est communément appelé filtre anti-repliement. Son rôle est de limiter le contenu
spectral du signal aux fréquences qui nous intéressent. Ainsi il élimine les parasites. C’est un
filtre passe bas que l’on caractérise par sa fréquence de coupure et son ordre.

5 - L’échantillonneur
Son rôle est de prélever à chaque période d’échantillonnage (Te) la valeur du signal. On
l’associe de manière quasi-systématique à un bloqueur. Le bloqueur va figer l’échantillon
pendant le temps nécessaire à la conversion. Ainsi durant la phase de numérisation, la valeur
de la tension de l’échantillon reste constante assurant une conversion aussi juste que possible.
On parle d’échantillonneur bloqueur.

6 - Le convertisseur analogique numérique (CAN)


Il transforme la tension de l’échantillon (analogique) en un code binaire (numérique).

___________________________________________________________________________
Page : 7 / 139
2STE
L.T.Laayoune

7 - La zone de stockage
Elle peut être un support de traitement (ordinateur par exemple), un élément de
sauvegarde (RAM, Disque dur) ou encore une transmission vers un récepteur situé plus loin.

8 - Le convertisseur numérique analogique (CNA)


Il effectue l’opération inverse du CAN, il assure le passage du numérique vers
l’analogique, en restituant une tension proportionnelle au code numérique.

9 - Le filtre de sortie
Son rôle est de « lisser » le signal de sortie pour ne restituer que le signal utile. Il a les
mêmes caractéristiques que le filtre d’entrée.

10 - Amplificateur de puissance
Il adapte la sortie du filtre à la charge.

___________________________________________________________________________
Page : 8 / 139
2STE
L.T.Laayoune

LES CAPTEURS
_____________
I- Généralités :
1.1.Capteur :Un capteur est un dispositif qui transforme une grandeur physique ( lumière ,
température , pression ..) à qui il est soumis , en image électrique ( tension , courant ,
impédance..).Si la grandeur physique est désignée par m comme mesurande, l’image
électrique est désignée par S, on aura : S= f (m)
-S : Grandeur de sortie ou réponse du capteur.
-m : Grandeur d’entrée ou mesurande.

1.2. Réponse d’un capteur : La mesure de S doit permettre de connaître la valeur de m. la


relation S=f (m) résulte des loi physique qui régissent le capteur. Pour faciliter l’exploitation
on s’efforce de réaliser le capteur ou l’utiliser en sortie qu’il établit une relation linéaire entre
∆ S de la grandeur de sortie et ∆m de le mesurande :S= s m s : sensibilité du capteur.
1.3. Différents type de capteurs : Le capteur se présente vu de sa sortie :
- soit comme un générateur, s étant alors une charge, une tension ou un courant, le
capteur est dit alors capteur actif.
- soit comme une impédance ,s étant alors une résistance ,une inductance ou une
capacité ,le capteur est dit alors capteur passif .
Il existe différents types de sortie de capteur :
- Capteur tout ou rien : la sortie présente un niveau bas et un niveau haut.
- Capteur analogique : les informations acquises par le capteur sont délivrées sous forme
analogique.
- Capteur numérique : les informations acquises par le capteur sont délivrées sous
formes numérique et peuvent être traités directement par un calculateur.
1.4. Caractéristiques d’un capteur :
1.4.1. Résolution : Elle correspond à la plus petite variation du mesurande que le capteur peut
détecter.
1.4.2. Sensibilité : Elle est calculée autour d’une valeur mi constante du mesurande, par
rapport de la variation ∆S de la grandeur de sortie à la variation ∆m du mesurande:
s=S/m pour mi=m
1.4.3. Linéarité : Le capteur est linéaire dans une plage déterminée du mesurande, si sa
sensibilité est indépendante de la valeur du mesurande, alors le signal électrique tout le long
de la chaîne de mesure est proportionnel à la variation du mesurande.
1.4.4. Précision : Un capteur est précis si la mesure de la grandeur physique est proche de
la valeur vraie de le mesurande.
1.4.5. Fidélité : Un capteur est fidèle si le mesurage d’une même valeur inconnue a été répété
n fois, donne la même réponse (même résultat).
___________________________________________________________________________
Page : 9 / 139
2STE
L.T.Laayoune

II - Capteurs de position, Vitesse :


Ces capteurs sont d’un emploi très général :d’une part par ce que le contrôle des
positions et des déplacements est un élément important pour le fonctionnement correct de
beaucoup de machine , machines outils par exemple . D’autre part par ce qu’un certain
nombre de grandeurs physiques sont mesurables par les déplacements qu’elles imposent à des
corps d’épreuve : c’est le cas des forces, des accélérations, de la température …
2.1. Capteur résistif :- Potentiomètre résistif –
2.1.1. Définition : Ce capteur fournit un signal qui est fonction de la position de l’une de ses
parties liée à l’objet mobile et les variations de ce signal traduisent le déplacement.
Ce capteur est le siège de frottements internes qui affectent sa finesse, sont une source de bruit
et la cause d’une usure qui entraîne la dégradation de ses performances (linéarité, précision) et
fixe une limite au nombre de manœuvre qu’il peut subir. En outre, son fonctionnement peut
être affecté par l’atmosphère ambiante (humidité, poussières).
2.1.2. Diverse formes géométriques : Un potentiomètre est constitué d’une résistance fixe Rn
sur laquelle peut se déplacer un contact électrique, le curseur.

Selon la forme géométrique de la résistance fixe et donc du mouvement du curseur on


distingue : - Le potentiomètre de déplacement rectiligne : R (l) = l/L . Rn
- Le potentiomètre de déplacement angulaire : R () = /M . Rn
αM < 360° pour le potentiomètre circulaire et αM > 360° pour le potentiomètre hélicoïdal.
Le potentiomètre est alimenté par une source de f.e.m Es et de résistance interne rs. La tension
Vm aux bornes de la résistance variable R (α) est mesurée par un dispositif de résistance
d’entrée Ri. On aura Vm = Es. R (α)/ (Rs+Rn) .1/ (1+ (R (α)/Ri). (1- R (α)/ (Rs+Rn)).
Dans le cas idéal, que l’on cherche à approcher, la tension de mesure a pour expression :
Vm = Es. R (α)/Rn avec Rs = 0 et Ri = ∞ (voltmètre).
2.2 Capteurs numériques :
Les informations délivrées par les capteurs sont en général analogiques. Dans la plupart des
___________________________________________________________________________
Page : 10 / 139
2STE
L.T.Laayoune
systèmes informatiques, ces informations analogiques sont converties en données numériques
pour qu’un calculateur puisse les traiter. Dans le cas des déplacements, il est possible de
concevoir des capteurs qui traduisent la position – linéaire ou angulaire – en un mot binaire
qui la définit.
2.2.1. Codeur incrémental : Ce capteur délivre une impulsion à chaque déplacement
élémentaire, la position est déterminée par comptage ou décomptage des impulsions selon le
sens du déplacement. Ce type de capteur est constitué de 2 ou 3 pistes. Les deux pistes
concentriques (disques) ou parallèles (règles) sont chaque une divisées en N surfaces
élémentaires égales. Les surfaces de l’une des pistes sont décalées d’un quart de période
spatiale par rapport à celle de l’autre piste. Une troisième piste, avec une unique surface
élémentaire est quelque fois ajoutée à fin de permettre le comptage du nombre de tours ou la
remise à zéro du compteur. La lecture est assurée par un émetteur (diode LED) et un récepteur
de lumière (phototransistor), placés respectivement de part et d’autre de la règle ou du disque.

Un codeur incrémental possède généralement plusieurs voies (piste) :


- voie Z donnant une impulsion par tour,
- voie A donnant n impulsions par tour,
- voie B identique à voie A, mais dont les signaux sont déphasés de + ou - 90°,
suivant le sens de rotation (voir chronogrammes).
Caractéristique principale d’un codeur incrémental :
- nombre de points par tour ou nombre d'impulsions par tour (exemple: 500 points/tr),
- nombre de voies ou nombre de pistes (exemple: 3 pistes A, B, Z)
- tension d'alimentation,
- vitesse maximale de rotation.
2.2.2. Codeur gray : Ce sont pour les déplacements linéaire des règles ou pour les
déplacements angulaires, des disques qui sont divisés en N surfaces égales (bandes pour les
règles, secteurs pour les disques) à l’intérieur desquelles se trouve matérialisé le mot binaire
associé à la position à traduire, selon un code déterminé. Le nombre N de surfaces fixe la

___________________________________________________________________________
Page : 11 / 139
2STE
L.T.Laayoune

résolution soit : L/N pour une règle de longueur L (cm) et 360°/N pour un disque. Les n bits
constituants chacun des mots sont matérialisés sur n pistes parallèles (règles) ou concentriques
(disques) en utilisant des états physiques complémentaires pour distinguer les valeurs 0 et 1.

Comparaison de 2 codeurs 512 points :


Type du codeur Incrémental Absolu
Nombre de pistes 3 (A, B, Z) 9 (A, B, C, D, E, F, G, H, I)
Nombre de 3 9
capteurs(E-R)
Connecteur 5 broches utiles 11 broches utiles
Nombre de points par 512 512
tour
Information 1 tour Immédiate par Z Possible par décodage des pistes
A, B, C...
Information sens Facile à élaborer à partir des Possible
signaux A et B
Information vitesse Comptage sur A ou B Comptage sur A
Codages : Le code binaire naturel présente l’intérêt d’être directement utilisable par un
calculateur. Ce pendant il y a le grand inconvénient de présenter des changements simultanés
de plusieurs bits, par exemple : 0111) 7 ⇒ 1000) 8, Il y a alors risque d’erreur, lorsque la
lecture s’effectue pendent la transition, ou si le codeur s’arrête dans une position à la limite de
deux pistes, alors if faut utiliser le code gray ou le BCD réfléchi.
2.3 Capteurs de vitesse :
2.3.1. Tachymétrie (génératrice tachymétrique) : Elle délivre une tension proportionnelle à sa
vitesse de rotation. Son principal domaine d'application se situe dans la régulation de vitesse
d'un moteur électrique.

___________________________________________________________________________
Page : 12 / 139
2STE
L.T.Laayoune

2.3.2. Caractéristiques essentielles d’une Tachymétrie :


- vitesse maximale de rotation (en tours / min),
- constante de f.e.m. v/tr/mn ou v à 1000 trs/mn
- linéarité (en %),
- ondulation crête à crête (en %),
- courant maximal.
Pour atténuer l'ondulation sur la tension de La fréquence de coupure du filtre passe-bas
sortie, un filtrage peut s'avérer nécessaire est donnée par: fc = 1/ (2.p.R.C)
2.3.3. Différents types :
a. génératrice à courant continu :
L'excitation est assurée par des aimants
permanents. U = E - r. I et U = Rc. I
(Rc est la résistance de charge)
d'où: U = E / (1+r/Rc)
= Ke. Ω / (1+r/Rc) = K. Ω
avec Ke: constante de f.e.m. en v/rd/s
et Ω : pulsation en rd/s
La caractéristique tension vitesse est
donc linéaire.
b. génératrice synchrone (alternateur) :L'excitation (rotor) est aussi assurée par des aimants
permanents. La tension de sortie doit être redressée et filtrée avant d'être exploitée.
E et Z sont les f.e.m. et impédance
par phase. =>V = E - Z. I et V = Rc. I
(Rc résistance de charge par phase)
d'où: V = E / (1 + Z / Rc)
Z est fonction de la pulsation des
grandeurs électriques, donc dépend
de la vitesse de rotation de la génératrice:
la caractéristique tension vitesse n'est
plus linéaire.
Tableau comparatif des génératrices tachymétriques
Génératrice à courant continu synchrone
Linéarité bonne à vide seulement
Collecteur et balais (entretien) oui non
Information sens de rotation oui par le signe de la tension non
Prix élevé car fabrication délicate plus économique
III - Capteurs de température :
3.1. C.T.N :

3.1.1. Définition : C’est un élément passif, non linéaire dont la


résistance décroît rapidement en fonction de la température

3.1.2. Propriétés : La sensibilité thermique de ce type de résistance est très supérieure à celle
de la résistance ordinaire (métalliques), en outre leur coefficient de température est négatif et
dépend fortement de T. Elle sont constituées à partir de mélange d’oxyde métallique et semi
conducteurs : MgAl2O4 et CO2O3, dont la résistance varie d’une façon non linéaire en

___________________________________________________________________________
Page : 13 / 139
2STE
L.T.Laayoune

fonction de la température. Les CTN ont des valeurs de résistance relativement élevées (2,2kΩ,
5kΩ, 10kΩ) et sont surtout adaptées aux mesures de très petites variations de température.
Elles ont un temps de réponse rapide et des dimensions très réduites de l’ordre du mm.
3.1.3. Caractéristique courant tension :
Aux faibles valeurs de courant, l’échauffement est très faible et la
tension est proportionnelle au courant (résistance constante dans la
zone linéaire). Lors que le courant augmente, la température s’élève
et la résistance diminue très rapidement et passe par un
maximum correspondent au point P (point de basculement).
3.1.4. Sensibilité : L’expression de la variation de R en fonction de la température est :
R = R0 exp. B (1/T – 1/T0) avec R0 : Résistance à T = 25° C et B : Constante
3000°K<B<5000 °K
On calcule : αR = ∆R/∆t. 1/R (αR = dR/dt .1/R)
αR = R0 exp. B (1/T – 1/T0)’.exp. B (1/T – 1/T0)/ (R0 exp. B (1/T – 1/T0)) αR = - B / T2
3.1.5. Caractéristique de R = f(T) :
Déterminer à partir de la caractéristique R= f (T)- fig a-,
la constante B en kelvin.
Réponse :
Ro = 4 KΩ, To = 298 °K R = 0.1 KΩ, T = 423 °K
R = R0 exp. B (1/T – 1/T0) B (1/T – 1/T0) = Ln R/R0
B = Ln (R/R0)/ (1/T – 1/T0)
B = 3720 °K

Exercice 1 :
La caractéristique de la fig b est
tracée à température constante. Elle
montre que pour les faibles courants,
l’échauffement est négligeable et la
résistance suit la loi d’ohm. Lorsque le
courant croit, la puissance dissipée accroît
la température propre à la CTN.

Soit le montage de la fig C ; le


milliampèremètre est caractérisé
par rg = 575 Ω .
• Déterminer pour I = 1 mA
et T = 40 °C la résistance
R, U et αR.
• Déterminer l’expression
du courant dans la CTN en
f (T).

___________________________________________________________________________
Page : 14 / 139
2STE
L.T.Laayoune

3.2. Résistance détectrices de température R.T.D :


Elles sont constituées d'un métal (Platine) dont la résistance varie linéairement avec la
température. Les plus répandues sont les "PT100" dont le coefficient est 0,385 et la résistance
nominale 100Ω à 0°C. Les températures peuvent être comprises entre -250°C et +850°C.
Quelle est la valeur d'une Pt100 à 100°C ? R= Ro + a.T = 100 + 0,385. 100 = 138,5

3.3. Thermocouple :
3.3.1 Principes :

à la jonction de deux conducteurs A et B


différents mais à la même température, s'établit
une différence de potentiel qui ne dépend que de
la nature des conducteurs et de leur température θ
.effet Peltier

___________________________________________________________________________
Page : 15 / 139
2STE
L.T.Laayoune

Entre deux points M et N à température


différente, à l'intérieur d'un conducteur homogène
A s'établit une force électromotrice qui ne dépend
que de la nature du conducteur et des
températures au points M et N.

Effet Thomson

Soit deux conducteurs A et B dont les


jonctions sont à des températures θ1 etθ2. Ce
circuit constitue un couple thermoélectrique.
Ce couple est le siège d'une force
électromotrice dite de Seebeck qui résulte
des effets de Peltier et de Thomson qui s'y
produisent
Effet Seebeck

3.3.2. Définition: Ils convertissent la température en tension. Lorsque deux fils conducteurs
composés de métaux différents sont joints, une très faible tension apparaît, cette tension est
fonction de la température de la jonction et du type des métaux qui composent les fils du
thermocouple. Ils possèdent une bonne linéarité.

3.3.3. Caractéristiques des principaux Thermocouples :


Type Alliage Fem (mV/°C) Température (°C)
J Fer / Cuivre- Nickel (Constantan) 0,051 -210 +1200
K Nickel- Chrome / Nickel- Aluminium 0,039 -270 +1370
S Platine- Rhodium / Platine 0,0055 -50 +1760
T Cuivre / Cuivre- Nickel (Constantan) 0,039 -270 +400
3.3.4. Exemple :

___________________________________________________________________________
Page : 16 / 139
2STE
L.T.Laayoune

3.3.5. FEM en fonction de la température de thermocouples :

3.4. Circuit intégré spécialisé LM 135 :


3.4.1 Définition : Ce circuit est électriquement équivalent à une diode zener dont la sensibilité
est de 10mV/°K.

3.4.2 Fonctionnement: Voir exercice étude du LM135


Exemple d’application : Mesure d’une différence de température.

IV- Capteur à effet Hall :


___________________________________________________________________________
Page : 17 / 139
2STE
L.T.Laayoune
4.1-Principe de l’effet Hall :

Si un courant Io traverse un barreau en matériau conducteur ou semi-conducteur, et si un


champ magnétique d'induction B est appliqué perpendiculairement au sens de passage du
courant, une tension Vh, proportionnelle au champ magnétique et au courant Io, apparaît sur
les faces latérales du barreau : C'est la tension de Hall. Vh = Kh * B * Io avec Kh: constante
de Hall, qui dépend du matériau utilisé.
4.2-Cause de l’effet Hall :

Les électrons sont déviés par le champ


magnétique, créant une différence de
potentiel appelée tension de Hall

V- Capteur de niveau :
5.1. Flotteur : Pour un liquide homogène donné, la pression relative en fond de réservoir est
proportionnelle au niveau de celui-ci. La mesure de cette pression nous informe directement
sur le niveau de liquide, mais dépend de la masse volumique du liquide.
P (Pa) = ρ (Kg/m3) x g (m/s-2) x L (m)
Le flotteur se maintient à la surface du
liquide. II est solidaire d'un capteur de
position qui délivre un signal électrique
correspondant au niveau. Sa position est
peu dépendante de la masse volumique de
liquide.

Principe mesure de niveau par flotteur Flotteur


___________________________________________________________________________
Page : 18 / 139
2STE
L.T.Laayoune

5.2. Plongeur : Le plongeur est un cylindre immergé dont la hauteur est au moins égale à la
hauteur maximale du liquide dans le réservoir. Il est suspendu à un capteur dynamométrique
qui se trouve soumis à une force F (le poids apparent), fonction de la hauteur L du liquide :
F = P - g. s. L ; avec P le poids du plongeur, s sa section et g .s .L la poussée
d'Archimède s'exerçant sur le volume immergé du plongeur ( : masse volumique du liquide,
g : accélération de la pesanteur). Une force F (le poids apparent), fonction de la hauteur L du
liquide :

Principe mesure de niveau par plongeur Plongeur


VI - Capteurs de proximité :
Ce type de capteurs est caractérisé par l’ absence de liaison mécanique entre le dispositif de
mesure et l’ objet en déplacement , c’ est par l’ intermédiaire d’ un champ que s’ établit entre
eux une interaction , fonction de leur position relative : Champ d’ induction magnétique,
champ électromagnétique , champ électrostatique , lumière …
6.1. Capteurs photoélectriques : Ce sont en général des composants électroniques sensible à
la lumière : Résistance, diode, transistor, photo coupleur … (Voir Doc optoélectronique)
Un capteur photoélectrique est un capteur de proximité. Il se compose d'un émetteur de
lumière associé à un récepteur. La détection d'un objet se fait par coupure ou variation d'un
faisceau lumineux. Le signal est amplifié pour être exploité par la partie commande.
Exemples :

Détecteur photoélectrique cylindrique


(doc Télémécanique)

Détecteur photoélectrique avec


signal de sortie analogique
Différents types de détection :

___________________________________________________________________________
Page : 19 / 139
2STE
L.T.Laayoune

Système barrage

Système reflex

Système de proximité (réflexion directe)

6.2. Capteurs inductifs : Il, s’agit d’un transfo dont le circuit magnétique inclut l’objet en
déplacement ; celui ci doit donc être ferromagnétique, ou du moins comporter une telle
surface. La tension secondaire qui est le signal de mesure Vm varie d’une façon non linéaire :
Vm= Vm0/ (1+ax) 2 ,ou x est la distance du capteur à la cible, Vm0 et a dépendent en
particulier de la perméabilité magnétique de la cible, de sa forme et de ses dimensions.

Les capteurs inductifs produisent à l'extrémité leur


tête de détection un champ magnétique oscillant.
Ce champ est généré par une self et une capacité
montée en parallèle. Lorsqu'un objet métallique
pénètre dans ce champ, il y a perturbation de ce
champ puis atténuation du champ oscillant. Cette
variation est exploitée par un amplificateur qui
délivre un signal de sortie. le capteur commute
document Télémécanique

___________________________________________________________________________
Page : 20 / 139
2STE
L.T.Laayoune

6.3. Capteurs capacitifs : Les capteurs capacitifs sont des capteurs de proximité qui
permettent de détecter des objets métalliques ou isolants. Lorsqu'un objet entre dans le champ
de détection des électrodes sensibles du capteur, il provoque des oscillations en modifiant la
capacité de couplage du condensateur.
Exemple :

VII- Autres Capteurs :


7.1-Capteurs ILS (Interrupteur à Lame Souple) :
Un capteur ILS est un capteur de proximité composé
d'une lame souple sensible à la présence d'un champ
magnétique mobile. Lorsque le champ se trouve sous la
lame, il ferme le contact du circuit provoquant la
commutation du capteur. Ce capteur se monte
directement sur un vérin et permet de détecter des
positions autres que les positions extrêmes. Pour utiliser
ce type de capteur, il est nécessaire d'utiliser un vérin
comportant un aimant monté sur le piston.
7.2-Jauge de contrainte :
Principe : La résistance ohmique d'un fil conducteur
est donné par la relation suivante : R = ρ .l / s
ρ : résistivité du métal en O / m,
l : longueur du fil en m,
s : section du fils en m².
Si on tire sur ce fil, il va s'allonger (l augmente) et sa
section va se réduire, sa résistance va donc augmenter
(l/s augmente). L'épaisseur du fil est d'environ 5µm, la
plaque isolante de l'ordre du double.

___________________________________________________________________________
Page : 21 / 139
2STE L.T.Laayoune

AMPLIFICATEUR OPERATIONNEL EN MODE LINEAIRE

_____________
I- Introduction :
Le signal électrique est l’un des éléments de base de chaque système mecatronique.
Habituellement, le signal analogique est récupère à la sortie des capteurs et possède en général
les caractéristiques suivantes:
• amplitude faible, de l'ordre du millivolt;
• bruits dus aux interférences électromagnétiques;
• sujet aux erreurs dues a un mauvais design du capteur ou un mauvais usage;
• possède une tension d'offset, due au capteur ou au design de l'instrument de
mesure.
La plupart des problèmes énumères peuvent être résolus et l'information désirée du signal
peut être extraite en utilisant un traitement de signal approprie. Le traitement du signal
comprend :
 L’amplification ;
 La différentiation ;
 L’intégration ;
 L’addition ;
 La soustraction ;
 La comparaison ;
 Le filtrage ;
 La mise en forme ; etc…
II- Amplificateur opérationnel :
2.1- Représentation symbolique :
On a Vout = A.Vd Avec :
A est le gain en tension et Vd = V+ - V-
V+: tensions d'entrée non inverseuse
V-: tensions d'entrée inverseuse
Vout : tension de sortie

2.2- Fonction de transfert :

En générale :
Vsat = 80% VA (tension d’alimentation)
si VA = 20 volts alors +Vsat = 16 volts et
-Vsat = -16 volts
Zone linéaire: Vout=A (V+- V-)
Ampli-Op idéal : le gain A est infini
Ampli-Op réel : le gain A est très grand de
l’ordre de 105

___________________________________________________________________________
Page : 22 / 139
2STE
L.T.Laayoune

2.3-Régles de simplification pour circuits avec Ampli-Op :


• A la saturation, on a:
Vout = Vsat = A (V+ - V-)
V+- V- = Vsat =A
AO idéal : A = l’infini alors V+- V- = 0
donc V+ = V-
AO réel : A= 105 et Vsat = 16 V donc
V+ - V- = 0,16 mV donc V+ ≈ V-
• V+- V- = Rin i+ i+ = (V+- V-)/ Rin
AO idéal : Rin = l’infini alors i+=i-=0
AO réel : Rin = 2 MΩ donc
i+=i-=0.08 10-8A donc i+ ≈ i-≈ 0
2.4-Alimentation : Elle est souvent composée d’une alimentation symétrique.

Il est possible aussi d’alimenter certains de ces circuits de façon asymétrique, c’est à dire en
utilisant une seule source d’alimentation .Il faut polariser l’entrée non inverseuse avec la
moitié de la tension d’alimentation R3 = R4.

III – Amplification :
3.1- Amplificateur inverseur : Ce type de montage permet d’amplifier un signal en
l'inversant et le gain Av de la sortie, se calcule en divisant la valeur de la résistance R2 par R1
avec le signe - car le signal est inversé.

___________________________________________________________________________
Page : 23 / 139
2STE
L.T.Laayoune

3.2- Amplificateur non inverseur : Ce type de montage permet d’amplifier un signal sans
inversion

3.3- Suiveur : La valeur du signal d’entrée suit celle du signal de sortie.

Av = 1

IV – Montages opérationnels:
4.1 – Additionneur inverseur (mélangeur) : Dans ce montage la tension de sortie est égale à
la somme des tensions appliquées à chacune de ces entrées..

Si le gain est différent pour chaque entrée

:
4.2 – Soustracteur (différentiel): Ce montage permet d'amplifier la différence de deux
signaux.
Si on pose K=R2/R1 = R4/R3 on obtient Vs = K (Ve1 – Ve2) ,On a bien en sortie la
différence des deux signaux d'entrée multipliée par le gain k.

___________________________________________________________________________
Page : 24 / 139
2STE
L.T.Laayoune

4.3 – Intégrateur :

On a V+=V-=0
Pour un condensateur i=Ve/R
On a : i = C du/dt Vs=-u
du/dt = i/C=Ve/RC
-dVs=Ve.dt/RC

4.4 – Dérivateur :

On a V+=V-=0
i = C dVe/dt
Vs=-iR

4.5 – Montage logarithmique :

V+=V-=0.
Pour une jonction on a : I=Ve/R
i = Is exp.(Vd.q/K.T) Vs=-Vd
Avec : D’où :
q : charge élémentaire Ve/R=Is exp.(-
K : constante Vs.q/K.T)
T : température en °k -Vs.q/K.T=ln(Ve/R.Is)
Is : courant de
saturation Vs= -(K.T/q) ln
(Ve/R.Is)

4.6 – Montage exponentiel :

Pour une jonction on a :


i = Is exp.(Vd.q/K.T)
V+=V-=0
Vd=Ve
Vs=-iR
Vs= -IsR. exp.(Ve.q/K.T)

___________________________________________________________________________
Page : 25 / 139
2STE
L.T.Laayoune
V – Autres montages :
5.1 - La conversion courant tension : Dans ce montage inverseur, l'entrée inverseuse de
l'amplificateur est une masse virtuelle, la source de courant débite donc dans un court-circuit.
Ainsi la résistance de source n'intervient pas dans l'expression du gain.

5.2 - La conversion tension courant :


Le courant de sortie est proportionnel à la tension d'entrée.
Le courant de charge en série à RL reste identique quelle
que soit la valeur de la charge, jusqu'à saturation de
l'amplificateur opérationnel :

Ce montage est un convertisseur tension courant ou


générateur de courant constant

___________________________________________________________________________
Page : 26 / 139
2STE
L.T.Laayoune

AMPLIFICATEUR OPERATIONNEL : EN COMMUTATION

_____________
I - Comparateur :
1.1 - Principe : Le comparateur est un dispositif permettant de comparer une tension par
rapport à une référence donnée. Son niveau de sortie est soit positif -1 logique - soit négatif -1
logique -selon le résultat de la comparaison. En général l’une des entrées V+ ou V- est prise
comme référence.

Vout = +Vsat si V+ > V-


Vout = -Vsat si V+ < V-
+
V : tensions d'entrée non inverseuse
V-: tensions d'entrée inverseuse
Vout : tension de sortie

1.2 – Comparateur non inverseur :

Montage

Diagramme de transfert Diagramme temporel

Translation : La translation du point de basculement se fait à l'aide d'une tension qu'on


insère au niveau du point de référence au basculement.

Montage du comparateur non inverseur

___________________________________________________________________________
Page : 27 / 139
2STE
L.T.Laayoune

Diagramme de transfert Diagramme de transfert


Tension de référence positive Tension de référence négative
Uréf = point du basculement Uréf = point de basculement

La tension de référence fixe le point de basculement de l'amplificateur opérationnel.


1.3 – Comparateur inverseur :

Montage

Diagramme de transfert Diagramme temporel


Translation :

Montage du comparateur inverseur

___________________________________________________________________________
Page : 28 / 139
2STE L.T.Laayoune

Diagramme de transfert Diagramme de transfert


Tension de référence positive Tension de référence négative

II – Trigger de Schmitt :
2.1- Principe :
Le trigger de Schmitt est un comparateur à deux seuils ; le premier se nomme le point
inférieur de basculement PIB (VSL) et le second le point supérieur de basculement PSB (VSH)

2.2 – Trigger non inverseur :

le montage est à réaction positive ; à t = 0 on suppose


que UQ = -Vsat et le signal UE part de zéro. On a :
V+ = (UQ*R+UE*RG)/(R+RG)
= (-Vsat*R+UE*RG)/(R+RG)
Au moment du basculement ; on a V+ = V- = 0
pour une valeur UE1 de UE ;
Donc : -Vsat*R+UE1*RG = 0 =>
UE1= +Vsat*R/RG = PSB
et UQ passe à +Vsat
On a alors V+ = (+Vsat*R+UE*RG)/(R+RG)
Au moment du basculement on a V+ = V- = 0
pour une valeur UE2 de UE.
Donc : +Vsat*R+UE2*RG = 0 =>
UE2= -Vsat*R/RG = PIB
et UQ passe à –Vsat
hystérèse=PSB-PIB
H= (+Vsat -Vsat)* R/RG

Montage Fonctionnement

___________________________________________________________________________
Page : 29 / 139
2STE L.T.Laayoune

Diagramme de transfert Diagramme temporel

Translation : La translation du point de basculement déplace le centre de la boucle d'hystérèse


du diagramme ; elle s'obtient à l'aide d'une tension qu'on insère au niveau du point de
référence au basculement.

V+ = (UQ*R+UE*RG)/(R+RG)
Au moment du basculement ;
on a V+ = V- = Uref
PSB =Uref(R+RG)/RG +Vsat*R/RG
PIB = Uref(R+RG)/RG -Vsat*R/RG
H= (+Vsat -Vsat)* R/RG

Montage du trigger Schmitt non inverseur Fonctionnement

Diagramme de transfert Diagramme de transfert


Tension de référence positive Tension de référence négative
Uréf = déplacement du centre de basculement Uréf = déplacement du centre de basculement

___________________________________________________________________________
Page : 30 / 139
2STE
L.T.Laayoune

2.3 – Trigger inverseur :


le montage est à réaction positive ; à t = 0 on suppose
que UQ = +Vsat et le signal UE part de zéro. On a :
V+ = (UQ*R)/(R+RG)
= (+Vsat*R+)/(R+RG)
Au moment du basculement ; on a V+ = V-
pour une valeur UE1 de UE ;
Donc : UE1= +Vsat*R/(R+RG) = PSB
et UQ passe à -Vsat
On a alors V+ = (-Vsat*R)/(R+RG)
Au moment du basculement on a V+ = V-
pour une valeur UE2 de UE.
Donc : UE2= -Vsat*R/(R+RG) = PIB
et UQ passe à +Vsat
hystérèse=PSB-PIB
H= (+Vsat -Vsat)* R/(R+RG)
Montage Fonctionnement

Diagramme de transfert Diagramme temporel

Translation :

V+ = (UQ*R+Uréf*RG)/(R+RG)
Au moment du basculement ;
on a V+ = V- = UE
PSB = (+Vsat*R+Uréf*RG)/(R+RG)
PIB = (-Vsat*R+Uréf*RG)/(R+RG)
H= (+Vsat- -Vsat)* R/(R+RG)
H= 2*Vsat* R/(R+RG)

Montage du trigger Schmitt inverseur Fonctionnement


___________________________________________________________________________
Page : 31 / 139
2STE
L.T.Laayoune

Diagramme de transfert Diagramme de transfert


Tension de référence positive Tension de référence négative
Uréf = déplacement du centre de basculement Uréf = déplacement du centre de basculement

Uréf détermine en fait le centre de la boucle d'hystérèse.

III- Multivibrateur astable :

Montage Diagramme temporel

3.1 - Fonctionnement :

Lorsque la sortie du montage (Trigger de Schmitt inverseur) est à un niveau haut, le


condensateur se charge via r à un potentiel positif. Mais lorsque la tension aux bornes du
condensateur dépasse le point supérieur de basculement (PSB), l'amplificateur opérationnel
bascule dans un état où le potentiel de sortie est bas ; à cet instant, le condensateur se charge
négativement et dès que la tension à ses bornes dépasse le point inférieur de basculement
(PIB), l'amplificateur opérationnel bascule dans l'état haut de sortie. Le condensateur se
charge positivement et le cycle peut recommencer à l'infini.

___________________________________________________________________________
Page : 32 / 139
2STE
L.T.Laayoune

3.2 – Calcul de T :

UH = PSB = +Vsat*R/ (RG + R)


et UL = PIB = -Vsat*R/(RG + R)
On démontre que la période d'oscillation de ce montage est donnée par :
T=2.r.C.Ln (1+2R/RG)

___________________________________________________________________________
Page : 33 / 139
2STE
L.T.Laayoune

LES FILTRES
_____________
I- Introduction :
Dans le cas du traitement des signaux analogiques, la fonction filtrage permet de
privilégier ou d’éliminer certaines fréquences indésirables d’un signal d’entrée au moyen de
montages appelés filtres.
Exemple d’application : La fréquence de 50Hz présente sur le secteur constitue très souvent
un signal parasite vis à vis du fonctionnement de l’électronique d’un système technique ; il
convient alors, par l’intermédiaire de filtres, de supprimer ou d’atténuer ce signal.

Ces filtres se présentent sous différentes formes. Lorsqu’il n’y a pas d’amplification du signal
d’entrée par un élément actif (transistor, A.OP), il est dit « passif » ; dans le cas contraire, il
est « actif ».

II – Notion de spectre d’un signal :


Un signal périodique quelconque a (t) peut être décomposé en une somme :
- D’une grandeur constante A égale à la valeur moyenne du signal d’origine.
- De signaux sinusoïdaux d’amplitude et de fréquence liées au signal a (t). On distingue :
• Le signal fondamental (de fréquence identique au signal initial).
• Les harmoniques (de fréquences supérieures au signal initial).
Un signal sinusoïdal u (t) d’amplitude U et de fréquence f a pour expression :
u (t) = U2 sin (2f t +  )
déphasage
amplitude max.
fréquence (pulsation :  = 2F)
On peut alors représenter le spectre de ce signal dans un repère. On représente les
amplitudes des sinusoïdes sur l’axe des ordonnées et les fréquences sur l’axe des abscisses.

Le signal dont le spectre est décrit ci-dessus aurait alors pour expression :
a (t) = Amoy + Â1 sin (2πf1 t + ϕ1) + Â2 sin (2πf2 t + ϕ2) + …. + Ân sin (2πfn t + ϕn)
III – Utilisation des nombres complexe en électronique :
3.1. Représentation des nombres complexes :
A toute tension sinusoïdale u(t)=U√2 cos (ωt + ϕ) on peut associer un nombre complexe noté U :
- De module égal à U, valeur efficace de la tension u(t).
- D’argument égal à ϕ, phase initiale de u(t).
___________________________________________________________________________
Page : 34 / 139
2STE
L.T.Laayoune

Dans le plan complexe, M représente l’image de ce nombre complexe U qui peut s’écrire :
U = [U, ϕ ]

3.2. Impédances complexes :


L’impédance d’un circuit est la grandeur qui est pour les signaux alternatifs, l’équivalent
de la résistance pour les signaux continus. Elle se désigne par Z et s’exprime en Ohm comme
une résistance mais elle diffère de celle-ci car sa valeur dépend de la fréquence du signal
alternatif. L’impédance complexe définit la valeur de l’impédance et le déphasage produit.
En notation complexe, la loi d’Ohm appliquée à un dipôle passif s’écrit :
U=ZI ; Z représente l’impédance complexe du dipôle
I=YU ; Y représente son admittance : Y = 1 / Z
a- Elément résistif :

Pour un élément résistif, il n’y a pas de


déphasage du courant par rapport à la tension.
Ainsi : ZR = R et ZR= [ZR , 0]
b- Bobine parfaite :

Un bobine (ou self), de résistance négligeable


produit un déphasage de 90° entre le courant
et la tension, le courant étant en retard sur la
tension. Ainsi : ZL = Lω et ZL = jLω
= [ZL, π/2]

Exercice : Réponses :
Calculer l’impédance d’une bobine Z = L = 2 * 50 * 0.1 = 31,4Ω
d’inductance 0,1H soumise à une tension _

alternative de 20V, 50Hz.


Calculer l’intensité du courant qui la traverse.
c- Condensateur :

Un condensateur produit un déphasage de 90°


du courant sur la tension, le courant étant en
avance sur la tension.
Ainsi : ZC = 1 / Cω et ZC = 1 / jCω = -j / Cω
= [ZC, - π/2]
Exercice : Réponse :
Calculer l’impédance d’un condensateur 1 1
de capacité 100µF soumis à une tension Z_ = = = 31,84Ω
C 2 * 50 *100 *10 −6
alternative de 20V, 50Hz.
Calculer l’intensité du courant qui le traverse.

___________________________________________________________________________
Page : 35 / 139
2STE
L.T.Laayoune

3.3. Association de dipôles passifs :


De la même façon que l’on calcule une résistance équivalente (de résistances en série
ou en dérivation), le calcul d’une impédance complexe équivalente vaut :
- La somme des impédances complexes lorsque les éléments (R, L ou C) sont branchés en
série,
- La somme des admittances complexes lorsque les éléments sont branchés en parallèle.
Exercices
a) Une résistance R de 800Ω, une inductance L de 1,1H et une capacité de 2,2µF
associées en série sont parcourues par un courant sinusoïdal de pulsation ω = 2πF = 103 rd/s
et de valeur efficace 100 mA. Quelle est l’impédance de ce circuit ?
Réponses :

1 2
Z = R 2 + ( L − ) =
_ C

b) Donner l’impédance complexe des dipôles ci-dessous :

Réponses : Réponses : Réponses :


Z = R + jL 1 1
_ Z = R+ Z = jL +
_ jC _ jC

Réponses : Réponses : Réponses :


jRL R jL
Z= Z = Z=
_ R + jL _ 1 + jRC  _ 1 + j 2 LC 2

Réponses : Réponses :
1 jRL R
Z = R + jL + Z= =
_ jC _ R + jL + j RLC
2 2
1 + jR (C −
1
)
L
IV – Etude des filtres :
L’étude d’un filtre consiste à :
• Définir sa fonction de transfert Av = Vs / Ve
• Étudier l’évolution de cette fonction de transfert en fonction de la fréquence du signal
d’entrée et représenter les variations du gain G = 20 Log |Av| et du déphasage du signal de
sortie par rapport au signal d’entrée en fonction de la fréquence ⇒ Diagramme de Bode en
gain.

___________________________________________________________________________
Page : 36 / 139
2STE
L.T.Laayoune

4.1. Méthode de calcul :

Très souvent, un filtre passif se résume à un circuit du type :

Pour une mise en œuvre optimale de ces circuits, il faut que l’impédance du générateur
d’entrée soit faible et que l’impédance de charge du filtre soit très élevée. On peut ainsi
appliquer la règle du pont diviseur de tension : Ve Z2
Vs =
Z1+Z2

4.2. Représentation graphique :

Pour définir le type du filtre, le diagramme de Bode nous informe sur la variation du gain en
fonction de la fréquence d’entrée. Pour constituer ce diagramme, on s’intéressera
particulièrement à la construction des asymptotes en effectuant les calculs avec les
pulsations :
• ω=0;
• ω = +∞ ;
• ω = ωc (pulsation de coupure à –3dB) ; et si nécessaire :
• 10ωc, 100ωc …. Représentant les décades ;
• 2ωc, 3ωc…. représentant les octaves.
Pour les filtres actifs ou passifs du premier ordre, la variation du gain ne peut excéder
20dB par décade. On notera Fc, la fréquence de coupure à laquelle correspond une atténuation
du gain maximum de – 3dB.

4.3. Quelques formules à connaître :

Amplification en tension : Av = Vs / Ve
Module de Av : |Av| = |Vs| / |Ve|
Argument de Av : Arg (Av) = Arg Vs – Arg Ve
Module d’un nombre complexe z = a + jb :  = a² + b²
Argument d’un nombre complexe z = a + jb :  = arc tan (b/a)
Gain (dB) :G = 20 Log |Av|  |Av| = 10(G/20)
Log 0 = -  ; Log 1 = 0 ; Log  =  ; Log (A x B) = Log A + Log B
Arc tan 0 = 0 ; Arc tan  = /2 ; Arc tan - = - /2
j² = -1 ; 1/j = -j
Si Z = a + jb alors Z* (conjugué de Z) = a – jb ; Y = 1 / Z = 1/ (a + jb)

___________________________________________________________________________
Page : 37 / 139
2STE
L.T.Laayoune

V – Les différents filtres :


Suivant la bande passante (bande de fréquence pour laquelle l’affaiblissement est égal à
–3dB), les filtres sont classés en 4 catégories : passe-bas, passe-haut, passe-bande et réjecteur
de bande (ou coupe bande).
5.1. Le filtre passe-bas du 1° ordre :

PASSIF ACTIF

Fonction de transfert (ou transmittance) : Vs / Ve

VS 1 VS R2
= =−
Ve 1+ jRC Ve R1 (1+ jR2C)

Diagramme de Bode : réponse en gain

Caractéristiques
1 1
Bande passante : BW = Bande passante : BW =
2RC 2R2 C
1 1
Fréquence de coupure fc = Fréquence de coupure fc =
2RC 2R2 C
Atténuation :-6dB/Octave Atténuation :-6dB/Octave

Fonction du filtre passe-bas

Favorise Les signaux de Petites Fréquences et atténue les signaux de Haute Fréquence

___________________________________________________________________________
Page : 38 / 139
2STE
L.T.Laayoune

5.2. Le filtre passe-haut du 1° ordre :

PASSIF ACTIF

Fonction de transfert (ou transmittance) : Vs / Ve

VS jRC VS jR2C
= =−
Ve 1+ jRC Ve 1+ jR1C

Diagramme de Bode : réponse en gain

On suppose que R2>R1

Caractéristiques
1
Bande passante : BW = Bande passante : BW = ∞
2RC
1 1
Fréquence de coupure fc = Fréquence de coupure fc =
2RC 2R1C
Atténuation :-6dB/Octabe Atténuation : -6dB/Octave

Fonction du filtre passe-haut

Atténue les signaux de Faibles fréquences et favorise ceux de hautes fréquences

___________________________________________________________________________
Page : 39 / 139
2STE
L.T.Laayoune

5.3 .Etude qualitative des filtres passe-bande et coupe-bande :

Ces deux filtres, dont l’étude quantitative serait moins évidente que celle effectuée
précédemment, permettent :
♦ De privilégier une bande de fréquence (comprise entre fb, la fréquence basse et fh,
la fréquence haute) dans le cas du filtre passe-bande,
♦ D’atténuer une bande de fréquence dans le cas du filtre coupe-bande.

Filtre passe-bande Filtre réjecteur de bande (coupe-bande)


Diagramme de Bode : réponse en gain

Fonction des filtres


Le filtre passe-bande permet de laisser Le filtre réjecteur de bande (ou aussi appelé
passer (d’amplifier ou d’atténuer le moins coupe-bande) permet d’atténuer les signaux
possible) les signaux dont la fréquence est dont la fréquence est comprise entre Fb et Fh.
comprise entre Fb et Fh.
Fo représente la fréquence propre du filtre.

On se propose d’étudier la structure ci-dessous :

a) Donner la nature des filtres 1 et 2.


b) Donner le régime de fonctionnement de l’A OP. Ainsi câblé, quelle est sa fonction ?
c) T1 étant la transmittance du filtre 1, T2 celle du filtre 2, Donner la transmittance Vs/Ve en
fonction de T1 et T2.
d) Proposer un diagramme asymptotique de gain de l’ensemble.
e) Donner la nature du filtre ainsi constitué.

___________________________________________________________________________
Page : 40 / 139
2STE
L.T.Laayoune

5.4. Etude expérimentale :

On utilise la structure ci-dessous afin de réaliser un filtre :

La fonction de transfert Vs/Ve est :

Vs = 1 - R²C²ω² _
Ve 1 + jRCω - R²C²ω²

(On utilisera une simulation sur PC d’un filtre donné)

a) Entrer le programme ci-contre.


b) Identifier chacun des éléments sur le schéma structurel. Préciser les nœuds.
c) Observer l’analyse fréquentielle puis déterminer le type du filtre. En donner les critères.
d) Relever la valeur de la fréquence Fc particulière.
A quoi correspond-elle ?
e) Modifier les paramètres du filtre :
♦ R=10kΩ ; C=100nF
♦ R=10kΩ ; C=10nF
♦ R=1kΩ ; C=100nF
Relever Fc pour chaque cas.
f) Conclusion.

VI – Quelques précisions a propos des filtres :

• L’ordre du filtre détermine son efficacité. Elle est définie par la pente des
asymptotes.
Exemple : Filtre du 1° ordre : 20 dB/décade
Filtre du 2°ordre : 40 dB/décade
Filtre du 3°ordre : 60 dB/décade…

• Il est possible, en associant plusieurs filtres en cascade, d’augmenter l’ordre d’un


filtre . Ainsi, deux filtres passe-bas du premier ordre mis en cascade constituent un
filtre passe-bas du 2° ordre.

___________________________________________________________________________
Page : 41 / 139
2STE
L.T.Laayoune

CONVERTISSEUR FREQUENCE TENSION

_____________
I. Les condensateurs (rappel) :
1.1. Propriétés :
Le courant i (t) traversant un condensateur est proportionnel à la dérivée par rapport au
temps de la tension u (t).

1.2. Charge d’un condensateur à courant constant :


Si le condensateur est chargé à courant constant I, la tension u va suivre une évolution
linéaire.

Le temps mis par le condensateur pour se charger est donc :


1.3. Charge d’un condensateur à tension constante :
• L a tension aux bornes du condensateur évolue exponentiellement.
• Il existe une asymptote horizontale égale à E.
• On considère que le condensateur est chargé à t = 3 τ.
• La constante de temps τ est définie par τ = R.C
• La constante à l’origine coupe l’asymptote à t = τ.

La loi d’évolution de la tension u (t) est :

___________________________________________________________________________
Page : 42 / 139
2STE
L.T.Laayoune

Solution de l’équation différentielle :

Le temps mis pour se atteindre la tension Uo :

La loi d’évolution du courant i (t) est :

1.4. Circuits RC et CR :

II. Monostable :
2.1. Définition :
Un monostable permet de garder, pendant un certain temps la trace d’un événement
fugitif : C’est la temporisation.
Un monostable ne peut avoir q’un seul état stable. If faut distinguer deux états :
• L’état stable : est l’état dans lequel le monostable peut rester indéfiniment.

___________________________________________________________________________
Page : 43 / 139
2STE
L.T.Laayoune

• L’état instable : est l’état pour lequel on a en sortie un niveau de durée définit, propre
au monostable et noté θ.
Un monostable est caractérisée par :
• Les valeurs des tensions à l’état stable et instable.
• La durée de l’état instable.
Un monostable est réalisé par l’association de circuits RC et d’un A.Op, porte logique, ou
circuit spécialisé NE555 ou HEF4538.

2.2. Monostable à A.Op :

2.3. Fonctionnement :

Au repos Ve = 0 et V+ = Vref => Vs = +Vcc, à t=to Ve devient supérieure à Vref alors


Vs passe à –Vcc. Le condensateur transmet alors une variation de -2Vcc à V+, qui passe à
Vref – 2Vcc, C se décharge alors à travers R et V+ augmente exponentiellement et tend vers
Vref. Mais à t = t1, V+ = V- = 0, Vs bascule alors à +Vcc. Le condensateur transmet alors une
variation de +2Vcc à V+, qui passe à +2Vcc, C se charge alors à travers R et V+ diminue
exponentiellement et tend vers Vref.

2.4. Calcul de la durée instable :

___________________________________________________________________________
Page : 44 / 139
2STE
L.T.Laayoune

III. Convertisseur fréquence tension :


3.1. Définition :

3.2. Schéma structurel :

Mise en Convertisseur Monostable Filtre passe


forme front impulsion To bas fo

Ve, f V1 V2 V3 Vs=K. f

Supposons qu’on applique sur Ve une tension sinusoïdale dont on veut mesurer la fréquence.
3.3. Mise en forme :
Ve
Le signal sinusoïdal est transformé en signal carré, Vref
par un comparateur ou un trigger. t

T
Vcc
- V1
Vcc
Ve + V1 t
-Vcc
Vref
T
-Vcc

3.4. Convertisseur front impulsion :

V1
Grâce à un réseau RC, on va transformer chaque Vcc
front montant de V1 en une brève impulsion V2. t

T
-Vcc
Vcc V2

___________________________________________________________________________
Page : 45 / 139
2STE
L.T.Laayoune

3.5. Monostable :

A chaque front montant présent sur


le signal V1, le monostable va délivrer
une impulsion de durée calibrée To et
d’amplitude Vo.

3.6. Filtre passe bas moyenneur :

Le filtre permet de supprimer la fondamentale et les harmoniques du signal V3 délivré par


le monostable, ainsi on obtient juste sa valeur moyenne.

Donc Vs est proportionnelle à la fréquence du signal d’entrée Ve

___________________________________________________________________________
Page : 46 / 139
2STE
L.T.Laayoune

Les C.N.A et Les C.A.N


_____________
I - Les C.N.A
1.1. Introduction : On dispose d’un mot numérique de n bits, que l’on voudrait « convertir »
en une tension analogique, en considérant un code binaire :

La tension de sortie est rapportée à une autre tension, dite de référence :

Les principaux types de CNA sont : -les CNA à résistances pondérées


-les CNA à réseau R-2R
-les CNA à courants pondérés
-les CNA à réseau R-2R à échelle inversée
1.2. CNA à réseau R-2R:
1.2.1. Schéma de principe :

Exemple de ce type de convertisseur à 4 bits

1.2.2. Principe : Ce type de CNA n’utilise que deux valeurs de résistances. Les
commutateurs sont commandés par le code numérique. La valeur analogique est la somme des

___________________________________________________________________________
Page : 47 / 139
2STE
L.T.Laayoune

courants aboutissant à l’entrée " - " de l’amplificateur opérationnel qui traduit le courant en
tension.
1.2.3. Fonctionnement :

On considère le montage suivant :

Chaque commutateur (C0, C1, C2) peut être relié à la masse (position " 0 "), soit à la tension
Vref (position " 1). On montre que Vso = (Vref / 23) (22 C2 + 21 C1 +20 C0 )
Thevenen au point C :

Vco = (C0.Vref .2R) / (2R+2R)


Vco = Co.Vref/2
Rc=2R//2R
Rc=R

Donc on peut transformer le montage en :

___________________________________________________________________________
Page : 48 / 139
2STE
L.T.Laayoune

Vso = C2.Vref /2 + C1.Vref / 4 + Co.Vref/8


Vso = (Vref /8). (4.C2 + 2.C1+ Co)
Vso = (Vref / 23) (22 C2 + 21 C1 +20 C0 )
Vso = (Vref / 23) N
N (10) = C2C1C0
Avec l’ampli-op VA= -Vso

Vso = (Vref / 2n) (2n-1 Cn-1 + 2n-2 Cn-2 + … + 20 C0)


Pour un CNA n bits :
Vso = (Vref / 2n) N
N (10) = Cn-1Cn-2……..C0 (2)

1.3. CNA à réseau R-2R à échelle inversée :


1.3.1. Cas d’une cellule :

Iref = vref / (R + 2R // 2R)


Iref = vref /2R
Le courant dans l’ampli-op :
I = bo.Iref/2
I = Vref.bo/4.R
Vout = -R.Iref.bo/2 = -Vref.bo/4
Vout = -(Vref/22).bo

Un réseau R –2R est associé à un convertisseur courant – tension. Le réseau est


alimenté sous une tension Vref. Un interrupteur, commandé par l’état du bit bo, oriente le
courant dans la banche soit vers le convertisseur courant - tension (bo=1) soit vers la masse
(bo=0) :

___________________________________________________________________________
Page : 49 / 139
2STE
L.T.Laayoune

Remarques : -Le courant traversant la résistance R du réseau se divise en deux à travers les
2R.
-L’impédance vue par la source Vref est indépendante de l’état de l’interrupteur
commandé par bo et elle vaut 2R. Ainsi, la résistance 2R placée en fin du réseau peut
elle-même être remplacée par un nouveau réseau R-2R.

1.3.2. Cas de 2 cellules :


Iref = vref / (R+2R//(R + 2R //
2R))
Iref = vref /2R
Le courant dans l’ampli-op :
I = (bo.Iref/2) + (b1.Iref/4)
I = Iref. (bo/2 + b1/4)
Vout = -R.Iref. (bo/2 + b1/4)
Vout=-(Vref/8). (2bo + b1)
Vout = -(Vref/23).N
N (10) = bo b1 (2)

1.3.3. Cas de n cellules :

On montre que :
Vout = - Vref/2n+1 .(2n-1*bn-1 +2n-2*bn-2+……. +22*b2+21*b1 +20*b0)
1.4-Exemple de CNA à réseau R-2R : AD7532 ou DAC830 :

___________________________________________________________________________
Page : 50 / 139
2STE
L.T.Laayoune

Cette fois-ci, l’impédance d’entrée du montage est R.On note que l’ensemble des
résistances est intégré ainsi que la résistance, ici appelée Rfb (feedback), qui peut assurer la
conversion courant – tension. Le calcul des courants sortant donne :
Iout1 = (Vref/2n R). (2n-1*bn-1 +2n-2*bn-2+………. +22*b2+21*b1 +20*b0)
__ __ __ __
Iout2 = (Vref/2n R). (2n-1*bn-1 +2n-2*bn-2+………. +22*b2+21*b1 +20*b0)
Ce calcul suppose que les courants de sortie Iout1 et Iout2 sont à la masse. Iout est
directement proportionnel au code N. On peut remarquer que
Vref 2n – 1 Vref 2n - 1
Iout1 + Iout2 = ─── [────] et Iout1 - Iout2 = 2 Iout1 - ─── [────]
R 2n R 2n
On n’a dans ce cas une évolution entre –Vref / R et +Vref / R de la différence du courant.

1.5. Exemple d’application :

On montre que :
Vcc
Vs = (27*D7 +26*D6+25*D5 +24*D4+23*D3 +22*D2+21*D1 +20*D0)
255

___________________________________________________________________________
Page : 51 / 139
2STE
L.T.Laayoune

II - Les C.A.N
2.1. Introduction :

On dispose d'un signal analogique, dont on voudrait convertir la valeur en un mot


numérique, codé en binaire :

Dans la plus part des convertisseurs, le mot binaire en sortie est proportionnel au rapport de
la tension d'entrée à une tension de référence :

Les principaux types de CAN sont : -les CAN à simple rampe


-les CAN à double rampe
-les CAN à approximations successives
-les CAN flash ou parallèle
2.2. CAN à approximations successives :

2.2.1. Schéma de Principe :

2.2.2. Fonctionnement :

On détermine les valeurs des différents bits l’un après l’autre en commençant par le
MSB, un peu à la manière d’un marchande de marché :
On met le bit MSB à 1 tout en gardant les autres à 0.Ce code présent dans le registre
R.A.S est converti en une tension Vc par le C.N.A qui est comparée à Vin.
Si Vin>Vc on garde le bit MSB à 1 si non on le remet à zéro.
On met le bit suivant à 1 tout en gardant les autres à 0 – bits de poids faible-. Ce code
est converti en une tension Vc par le C.N.A qui est comparée à Vin.
Si Vin>Vc on garde ce bit à 1 si non on le remet à zéro.
On continue ainsi jusqu’au dernier bits.

___________________________________________________________________________
Page : 52 / 139
2STE
L.T.Laayoune

2.2.3. Exemple CAN 4 bits :

On effectue une comparaison de la tension à convertir Vin avec la tension issue du CNA
connecté au registre. Le premier code issu du registre est 1000 (Cas d’un CAN 4 bits), code
correspondant à la tension « moitié » (Vref/2). Puis on décale ce code vers *100 puis **10
etc… A la place de «*», on vient placer le résultat de la comparaison. Si la tension d’entrée
est supérieure on positionne un «1», si elle est inférieure on positionne un «0».

Evolution du code au cours des pesées successives

III - Caractéristiques générales des convertisseurs n / a :


3.1. La résolution :
Elle est donnée par la taille en bits du mot. Par exemple, un convertisseur de 12 bits
avec une tension de référence de 10 V présente une résolution de 2.44 mV.

___________________________________________________________________________
Page : 53 / 139
2STE
L.T.Laayoune

3.2. L'erreur de décalage (offset) : Décalage en Volt entre la réponse réelle et la réponse
idéale.

3.3. L'erreur de gain : Variation de gain entre le gain réel et le gain idéal.

3.4. La non linéarité intégrale : Ecart maximal entre la fonction de transfert réelle et idéale.

___________________________________________________________________________
Page : 54 / 139
2STE
L.T.Laayoune

CONVERTISSEUR TENSION FREQUENCE


_____________
I - Objectifs:
Étude d’un oscillateur à relaxation dont la fréquence du signal de sortie est
proportionnelle à une tension de commande Ve.

II – Exemple n°1 :
2.1. Montage :

2.2. Description des différents blocs :

Répondre aux questions suivantes:


1. Montrer que le premier bloc (A.O. n°1) est simplement un inverseur (valeur absolue du
gain=1) piloté par le transistor NPN. On donnera en particulier les valeurs de la tension V1
suivant l’état du transistor.
2. Montrer que le second bloc (A.O. n°2) est un intégrateur inverseur. On détaillera la
relation entre les tensions d’entrée et de sortie.
3. Expliquer enfin le rôle du troisième montage (A.O. n°3).
2.3. Fonctionnement du montage complet :

1. Réaliser un chronogramme complet du fonctionnement du montage, dans lequel


apparaîtront les tensions Vs, V1, et Vint. On indiquera également l’état du transistor dans les
différents intervalles de temps.
2. Expliquer l’utilité de pouvoir modifier la tension Ve.
3. Réaliser une étude du montage afin de déterminer le fréquence théorique (on s’appuiera
sur le chronogramme théorique).

___________________________________________________________________________
Page : 55 / 139
2STE
L.T.Laayoune

III – Exemple n°2 :


3.1. Montage :

Ve : tension continue comprise entre 0 et 15 V


3.2. Etude lorsque K est ouvert (de 0 à t0)
On suppose qu’à t=0 v1=V0 où V0 est une tension comprise entre 0 et 15 V
à t=t0 v1= -V0
1. donner l’expression de v (0) et de v (t0)
2. Montrer que le courant ic est constant. Donner l’expression de ce courant en fonction de
Ve, R1, R2et R3.
3. En déduire l’expression et l’allure de v1 (t).
3.3. Etude lorsque K est fermé (de t0 à t1)
1. Déterminer la nouvelle valeur de ic en fonction de Ve, R1, R2, R3 et R8.
2. Quelle relation doit-il exister entre R8, R1, R2 et R3 pour que cette nouvelle valeur de ic
soit l’opposée de celle trouvée lorsque K est ouvert ?
3. Tracer v(t) puis v1(t) lorsque cette condition est vérifiée.
3.4. Commande automatique de l’interrupteur K
La sortie v1 du montage précédent commande l’entrée d’un comparateur à hystérésis dont
la sortie est branchée sur la base d’un transistor par l’intermédiaire d’une résistance R 7.

1. Expliquer le fonctionnement de ce montage.


2. Tracer les tensions v1, vs et v2 en fonction du temps.
3. Exprimer V0 en fonction de R4, R5 et Vcc (=15 V)

4. Montrer que la période T satisfait à la relation : où K est une constante


fonction de R1, R2, R3, R4, R5 et Vcc.
5. Quel est le rôle de la diode D ?

___________________________________________________________________________
Page : 56 / 139
2STE
L.T.Laayoune

 LE GRAFCET 62
 LES SYSTEMES ASSERVIS 68
 ENVIRONNEMENT MICRO INFORMATIQUE 90
 LE PIC 16F84 98
 ORGANIGRAMME 112
 LES CIRCUITS LOGIQUES PROGRAMMABLES 115
 PROGRAMMATION DES PLD 119

___________________________________________________________________________
Page : 57 / 139
2STE
L.T.Laayoune

LE GRAFCET

I - Structure d'un système automatisé : 62


II - Cahier des charges d'un automatisme logique : 62
III - Grafcet : 62
3.1 Définition : 62
3.2. Règles de syntaxe : 62
Règle N°1 : situation initiale : 62
Règle N°2 : franchissement d'une transition : 63
Règle N°3 : évolution des étapes actives: 63
Règle N°4 : transitions simultanées : 63
Règle N°5 : activation et désactivation simultanées : 63
3.3. Structure de base : 63
3.3.1. Divergence et convergence en ET (séquences simultanés) : 63
3.3.2. Divergence en OU ‘aiguillage) : 64
3.3.3. Saut en avant (saut de phase) : 64
3.3.4. Saut en arrière (reprise de phase) : 65
3.3.4. Forçage et figeage : 65
3.3.5. Macro - présentation : 66
3.3.6. Temporisations : 66
3.3.7. Comptage : 66
3.3.8. Cas particuliers : 67

LES SYSTEMES ASSERVIS


I - Objectif : 69
II - Système asservi : 69
2.1. Structure : 70
2.2. Régulation et asservissement : 70
2.2.1. Régulation: 70
2.2.2. Asservissement : 70
2.3. Caractéristiques s’un système asservi : 70
2.3.1. Précision : 70
2.3.2. Stabilité et dépassement: 71
2.3.3. Rapidité 72
III- Système du 1er ordre : 72
3.1. Définition : 72
3.2. En boucle ouverte (réponse à un échelon) : 73
3.2.1. Solution de l’équation différentielle: 73
3.2.2. Evaluation de la rapidité du système : 73
3.2.3. Evaluation de l’erreur statique du système : 73
3.3. En boucle fermée à retour unitaire : 73
3.4. Conclusions : 74
3.5. Représentation graphique de s(t) dans les cas B.O. et B.F. : 74
IV- Système du 2éme ordre : 75
4.1. Définition : 75
4.2. En boucle ouverte : 75
4.2.1. Solution de l’équation différentielle: 75
4.2.2. Evaluation de l’erreur statique du système : 77
4.2.3. Evaluation de la rapidité du système : 77

___________________________________________________________________________
Page : 58 / 139
2STE
L.T.Laayoune

4.3. En boucle fermée à retour unitaire : 79


4.4. Conclusions : 79
4.5. Représentation graphique de s (t) dans les cas B.O. et B.F. : 79
V- Asservissement en vitesse d’une machine à courant continu : 80
5.1. Relations générales : 80
5.2. Commande par l’induit (BO): 81
5.2.1. L = 0 et ƒ = 0 : 82
5.2.2. L ≠ 0 et ƒ = 0 : 82
5.3. Commande du moteur par hacheur série: 83
5.3.1. Capture de vitesse par codeur optique : 83
5.3.2. Capture de vitesse par génératrice tachymétrique : 88
VI - Influence du gain sur le comportement temporel: 88
VII - Conclusion: 89

ENVIRONNEMENT MICRO INFORMATIQUE

I- Système minimum : 90
1.1. CPU : 90
1.2. RAM : 90
1.3. ROM : 90
1.4. PIO : 90
II- Le microprocesseur : 91
2.1. Structure interne : 91
2.2. Unité arithmétique et logique : 91
2.3. Registre d’état : 91
2.4. Accumulateur : 91
2.5. Registre à usage universel (général) : 92
2.6. Le compteur de programme : 92
2.7. Le pointeur de pile : 92
2.8. Registre d’instructions : 92
2.9. Décodeur d’instructions : 92
2.10. Les cycles de fonctionnement d’un microprocesseur : 92
III- Les mémoires : 93
3.1. Généralité : 93
3.2. Mémoires électroniques : 93
3.2.1. Mémoire morte (ROM) : 93
3.2.2. Différent types de ROM : 93
3.2.3. Mémoires vives (RAM) : 94
3.3. Organisation interne : 94
3.3.1. Capacité : 94
3.3.2. Longueur de mot : 94
3.3.3. Adresse : 94
3.3.4. Décodage d'adresse : 95
3.3.5. Structure matricielle: 95
3.4. Mémoires Intégrés : 95
3.5. EXTENSION MEMOIRE : 96
3.5.1. Longueur des mots : 96
3.5.2. Nombre de mots : 96
IV- Interfaces d’entrées sorties : 96
4.1. Introduction : 96

___________________________________________________________________________
Page : 59 / 139
2STE
L.T.Laayoune

4.1.2. Définition : 96
4.1.3. Un périphérique : 97
4.2. Périphériques d’entrées sorties parallèles : 97
4.2.1. Définition : 97
4.2.2. Structure et fonctionnement : 97
4.2.3. Programmation de l’interface : 97
4.3. Périphériques d’entrées sorties séries : 97
4.3.1. Définition : 97
4.3.2. Liaison série synchrone : 97
4.3.3. Liaison série asynchrone: 97

LE PIC 16F84
I - Généralité : 98
II - Les PIC 16F... : 98
III - Description générale du PIC 16F84 : 98
3.1. Synoptique simplifié du 16F84 : 98
3.2. Caractéristiques : 98
3.3. L’unité de traitement (CPU : Central Processing Unit) : 99
3.4. Les mémoires : 99
3.5. L’horloge : 99
3.6. Les ports : 99
3.7. Le Timer : 99
IV - Structure externe du PIC 16F84 : 99
4.1. Description: 99
4.2. Brochage : 99
V - Structure interne du PIC 16F84 : 100
5.1. Synoptique : 100
5.2. Les Mémoires : 101
5.2.1. EEPROM de Programme: 101
5.2.2. RAM de données: 102
5.2.3. EEPROM de données: 102
5.2.4. La pile: 102
5.3. Les Registres : 102
LE REGISTRE INDF (ADRESSE 00, 80H) : 102
LE REGISTRE FSR (ADRESSE 04,84H) : 102
LE REGISTRE TMRO (ADRESSE 01H) : 103
LE REGISTRE OPTION (ADRESSE 81H) : 103
LE REGISTRE STATUS (ADRESSE 03 ET 83H) : 104
LE REGISTRE TRISA (ADRESSE 85H) : 104
LE REGISTRE PORTA (ADRESSE 05H) : 104
LE REGISTRE TRISB (ADRESSE 86H) : 105
LE REGISTRE PORTB (ADRESSE 06H) : 105
LE REGISTRE EEDATA (ADRESSE 08H) : 105
LE REGISTRE EEADR (ADRESSE 09H) : 105
LE REGISTRE EECON1 (ADRESSE 88H) : 105
LE REGISTRE EECON2 (ADRESSE 89H) : 106
LE REGISTRE INTCON (ADRESSE 0B et 8BH) : 106
LE REGISTRE PCL (ADRESSE 02, 82H) : 106
LE REGISTRE PCLATH (ADRESSE 0A, 8AH) : 107
5.4. Les source de RESET: 107

___________________________________________________________________________
Page : 60 / 139
2STE
L.T.Laayoune

5.5. Le mode SLEEP : 107


5.5.1. CONSIDERATIONS : 107
5.5.2. LE MODE SLEEP : 107
5.5.3. LE "REVEIL" DU MICROCONTROLER : 107
VI - Le jeu d’instruction du PIC 16F84 : 108
6.1. Les modes d’adressages : 108
6.2. Le jeu d’instruction : 108
6.2.1. Classification des instructions : 108
6.2.2. Résumé du jeu d’instruction : 109

ORGANIGRAMME
I - Organigramme : 112
1.1. Définition : 112
1.2. Symboles de test logique : 112
1.3. Symboles de traitement : 112
1.4. Règles de construction : 112
II - Structures algorithmiques élémentaires : 112
2.1. La structure séquentielle ou linéaire : 112
2.2. La structure conditionnelle ou alternative : 113
2.2.1. Cas d’une sélection simple : 113
2.2.2. Cas d’une sélection multiple : 113
2.3. La structure itérative ou de répétition : 114
2.3.1. Cas d’une répétition non contrôlée: 114
2.3.2. Cas d’une répétition contrôlée: 114

LES CIRCUITS LOGIQUES PROGRAMMABLES

I - Présentation : 115
1.1. Introduction : 115
1.2. Structure de base d’un PLD : 115
1.3. Symbolisation des portes logiques pour les PLDs : 116
1.4. Structure de base avec les normes des constructeurs : 116
II - Les différentes familles de PLD : 117
2.1. LES PAL (Programmable Array Logic) : 117
2.1.1. Structure de base d’un PAL : 117
2.1.2. Les différents types de sortie d’un PAL : 117
2.2. Les GAL (Generic Array Logic) : 118

PROGRAMMATION DES PLD

I - Introduction: 119
II - Langage de description (HDL) : ABEL 119
2.1. Structure du langage ABEL : 119
2.1.1 Entête et fin de fichier : 119
2.1.2. Partie Déclarations : 119
2.1.3. Partie test: 120
2.1.4. Partie description logique: 120
2.2. Description par équations : 120
2.3. Description par table de vérité : 121
2.4. Description par diagramme d’état : 121

___________________________________________________________________________
Page : 61 / 139
2STE
L.T.Laayoune

LE GRAFCET

_____________
I. Structure d'un système automatisé :
Un système automatisé se compose de deux parties qui coopèrent:
-une partie opérative constituée du processus à commander, des actionneurs qui agissent sur
ce processus et des capteurs permettant de mesurer son état.
-une partie commande qui élabore les ordres pour les actionneurs en fonction des
informations issues des capteurs et des consignes. Cette partie commande peut être réalisée
par des circuits câblés, ou par des dispositifs programmables (automates, calculateurs)

II. Cahier des charges d'un automatisme logique :


Le cahier des charges décrit:
-les relations entre la partie commande et la partie opérative
-les conditions d’utilisation et de fonctionnement de l’automatisme
Le fonctionnement d’un automatisme séquentiel peut être décomposé en un certain nombre
d’étapes. Le passage (ou transition) d’une étape à une autre étape se fait à l’arrivée d’un
évènement particulier (réceptivité) auquel le système est réceptif.
III. Grafcet :
3.1 Définition :
Le GRAFCET (Graphe de Contrôle Etape-Transition) est un outil graphique normalisé
permettant de spécifier le cahier des charges d’un automatisme séquentiel. On peut utiliser 2
niveaux successifs de spécifications:
GRAFCET niveau1: spécifications fonctionnelles. On décrit l’enchaînement des étapes
sans préjuger de la technologie.
GRAFCET niveau2: on ajoute les spécifications technologiques et opérationnelles
Le GRAFCET est une représentation alternée d'étapes et de transitions. Une seule
transition doit séparer deux étapes.

.
Une étape correspond à une situation dans laquelle les variables de sorties conservent leur
état. Les actions associées aux étapes sont inscrites dans les étiquettes.
Une transition indique la possibilité d'évolution entre deux étapes successives. A chaque
transition est associée une condition logique appelée réceptivité.
3.2. Règles de syntaxe :
Règle N°1 : situation initiale

___________________________________________________________________________
Page : 62 / 139
2STE
L.T.Laayoune

Cette représentation indique que l'étape est initialement activée (à la mise sous tension de
la partie commande).
Règle N°2 : franchissement d'une transition
Une transition est franchie lorsque l'étape associée est active et la réceptivité associée à
cette transition est vraie.
Règle N°3 : évolution des étapes actives
Le franchissement d'une transition provoque simultanément :
- la désactivation de toutes les étapes immédiatement précédentes reliées à cette transition,
- l'activation de toutes les étapes immédiatement suivantes reliées à cette
transition.

Règle N°4 : transitions simultanées


Plusieurs transitions simultanément franchissables sont simultanément franchies.
Règle N°5 : activation et désactivation simultanées
Une étape à la fois activée et désactivée reste active.
3.3. Structure de base :
3.3.1. Divergence et convergence en ET (séquences simultanés)

Divergence en ET : lorsque la transition A est franchie, les étapes 21 et 24 sont actives.


Convergence en ET : la transition B sera validée lorsque les étapes 23 et 26 seront

___________________________________________________________________________
Page : 63 / 139
2STE
L.T.Laayoune

actives. Si la réceptivité associée à cette transition est vraie, alors celle-ci est franchie.
REMARQUES :
Après une divergence en ET, on trouve une convergence en ET.
Le nombre de branches parallèles peut-être supérieur à 2.
La réceptivité associée à la convergence peut-être de la forme = 1. Dans ce cas la
transition est franchie dès qu'elle est active.
3.3.2. Divergence en OU ‘aiguillage)

Divergence en OU : l'évolution du système vers une branche dépend des réceptivités A et B


associées aux transitions.
Convergence en OU : après l’évolution dans une branche, il y a convergence vers une étape
commune.
REMARQUES :
A et B ne peuvent être vrais simultanément (conflit).
Après une divergence en OU, on trouve une convergence en OU.
Le nombre de branches peut-être supérieur à 2.
La convergence de toutes les branches ne se fait pas obligatoirement au même endroit.
3.3.3. Saut en avant (saut de phase)

___________________________________________________________________________
Page : 64 / 139
2STE
L.T.Laayoune

3.3.4. Saut en arrière (reprise de phase)

3.3.5. Forçage et figeage


Forçage

A l'étape 31 du Grafcet G3,


il y a forçage du Grafcet G2 à l'étape 20.

Figeage : dans la situation courante

L'activation de l'étape 31 du Grafcet G3


fige le Grafcet G2
dans sa situation courante.

Figeage : dans une situation prédéterminée

A la différence du cas précédent,


le Grafcet G2 se figera à l'étape 21,
lorsqu'elle sera active.

___________________________________________________________________________
Page : 65 / 139
2STE
L.T.Laayoune

3.3.6. Macro - présentation

Sous-programme (tâche) Macro- étape

3.3.7. Temporisations

La transition 20 - 21 est franchie


lorsque la temporisation,
démarrée à l'étape 20 est écoulée,
soit au bout de 5s.

3.3.8. Comptage

ancienne représentation: nouvelle représentation (affectation):

La transition 20 - 21 est franchie lorsque le contenu du compteur C1 est égal à 4.


Le compteur est incrémenté sur front montant du signal b.
Il est mis à zéro à l'étape 21.

___________________________________________________________________________
Page : 66 / 139
2STE
L.T.Laayoune

3.3.9. Cas particuliers


Réceptivité toujours vraie

ancienne représentation nouvelle représentation

Évènements (fronts)

La transition 20 - 21 est franchie


lors d'un front montant sur h (cas n°1),
ou lors d'un front descendant sur h (cas n°2).

Action conditionnelle

L'action K devient effective à l'étape 20,


lorsque la condition m est vraie.
K = X20. m + X21

Action mémorisée
ancienne représentation
mise à 1 de l'action par la lettre S (set) nouvelle représentation (affectation)
mise à 0 de l'action par la lettre R (reset)

L'action M1 est active aux étapes 22, 23 et 24.

___________________________________________________________________________
Page : 67 / 139
2STE
L.T.Laayoune

Action à l'activation ou à la désactivation


L'affectation de A se produit
à l'activation de l'étape 30

L'affectation de B se produit
à la désactivation de l'étape 37

Encapsulation

Une étape encapsulante contient


d'autres étapes dites encapsulées.
Lorsque l'étape encapsulante est active,
son encapsulation peut évoluer librement.
La désactivation d'une étape encapsulante
provoque la désactivation
des étapes appartenant à son encapsulation

___________________________________________________________________________
Page : 68 / 139
2STE
L.T.Laayoune

LES SYSTEMES ASSERVIS

_____________
I - Objectif :
L'objectif d'un système automatisé étant de remplacer l'homme dans une tâche.
Exemple 1 - conducteur au volant d'un véhicule-:
Le conducteur doit suivre la route, pour cela:Il observe la route et son environnement et
évalue la distance qui sépare son véhicule du bord de la route. Il détermine en fonction du
contexte l'angle qu'il doit donner au volant pour suivre la route. Il agit sur le volant (donc sur
le système) ; puis de nouveau il recommence son observation pendant toute la durée du
déplacement. Si un coup de vent dévie le véhicule, après avoir observé et mesuré l'écart il agit
pour s'opposer à cette perturbation.
Exemple 2- Chauffage d’une chambre -:

Résistance chauffante
U θ
Consigne Sortie
Entrée Réponse

La température θ à l’intérieur de la chambre est fonction de la consigne U -à la disposition


de l’opérateur-. L’utilisateur règle U, en vue d’obtenir θ = θ u (en régime permanent). A cause
des perturbations - le rayonnement solaire dans la chambre, le vent, ouverture de la fenêtre ou
la porte - la température θ = θ u va varier et l’utilisateur doit modifier l’entrée U pour corriger
cette variation.
II - Système asservi :
Pour améliorer les performances d’une commande, il est indispensable d’observer les
sorties du système pour les comparer à ce que l’on désire obtenir. Donc, les sorties du système
sont contrôlées.

U Comparer Résistance
Consigne chauffante θ
Entrée Sortie
Réponse
Observer
la
température

On parle alors de systèmes asservis (L’asservissement).

Un système asservi est un système dont le rôle consiste essentiellement à établir une
correspondance définie entre une ou plusieurs grandeurs d’entrée, de faibles niveaux
énergétiques, et une ou plusieurs grandeurs de sortie de niveaux énergétiques plus élevés.

___________________________________________________________________________
Page : 69 / 139
2STE
L.T.Laayoune

2.1. Structure :

Chaîne direct

Perturbation
Consigne Ecart Loi de command Sortie

+ Amplifier
Réguler AGIR
C - ε S

m
Mesurer
Mesure de la sortie

Chaîne de retour
Un système asservi est caractérisé par la présence de:
• Chaîne directe : Elle comprend des éléments amplificateurs et éventuellement, des
convertisseurs de puissance, en liaison avec les sources d’énergie.
• Chaîne de retour : Elle est constituée d’éléments de précision généralement passifs.
elle transmet à l’entrée des informations sur les grandeurs de sortie. Ces informations sont
comparées aux signaux d’entrée au moyen de comparateur. Ce dernier élabore les différences
ou écarts entre les signaux d’entrée et les informations images des signaux de sortie.
2.2. Régulation et asservissement :
2.2.1. Régulation: On appelle régulation un système asservi qui doit maintenir constante la
sortie conformément à la consigne (constante) indépendamment des perturbations.
Ex: Régulation de température
2.2.2. Asservissement : On appelle asservissement un système asservi dont la sortie doit suivre
le plus fidèlement possible la consigne (consigne variable).
Ex: suivi de trajectoire
2.3. Caractéristiques s’un système asservi :
2.3.1. Précision : La précision est caractérisée par l’écart entre la consigne et la sortie.
a- Précision statique
On appelle précision statique, l’écart entre la sortie et l’entrée lorsque le système est
stabilisé (t = +∞).
b- Erreur indicielle:
Dans le cas ou consigne est constante (échelon) on définira l’erreur indicielle comme la
différence entre la sortie demandée et la sortie obtenue. L’erreur peut être constante, nulle ou
tendre vers l’infini.
c- Erreur de traînage
Si la consigne est une rampe, on note erreur de traînage l’écart entre la droite de consigne et
la sortie, cette erreur peut être nulle, constante ou tendre vers l’infini.

___________________________________________________________________________
Page : 70 / 139
2STE
L.T.Laayoune

d- Précision dynamique :
La précision dynamique est l’écart entre la sortie et l’entrée pendant l’évolution du signal.
Entrée=Consigne
Entrée=Consigne
ε1=constante
ε2=∞
ε
ε1
Sortie ε2

Ecart
Sortie

t t

2.3.2. Stabilité et dépassement:


a- stabilité :
On dit qu'un système est stable si pour une entrée constante, la sortie reste constante quelles
que soient les perturbations.

Consigne

Les courbes 1, 2, 3 et à 4 représentent la réponse d’un système.


Les courbes de 2, 3, 4 sont caractéristiques de la réponse d’un système stable, pour une
entrée constante, la sortie évolue vers une sortie constante.
La courbe 1 est caractéristique d’un système instable, la sortie diverge.
b- Dépassement
Le dépassement permet de définir la notion de stabilité relative.
Le dépassement est mesuré par le taux de dépassement. On définit le premier dépassement par
la valeur finale de la sortie et la valeur de la sortie à l’instant du premier dépassement.

___________________________________________________________________________
Page : 71 / 139
2STE
L.T.Laayoune

On définit de même le deuxième dépassement.


S(t1)
S(t2)

S(t3) S(∞) : valeur finale

Consigne

2.3.3. Rapidité

1
4
5
2
3
+5%

-5%

t5%(4
) t

t5%(3) t5%(2) t5%(5)

La rapidité caractérise le temps mis par le système pour que la sortie atteigne sa nouvelle
valeur. On définit, pour caractériser la rapidité, le temps de réponse à 5% (t5%), c’est le temps
mis par le système pour atteindre sa valeur finale à 5% près.
La détermination du temps de réponse à 5% sur les courbes de réponses ci-contre montre que
la sortie 3 à le temps de réponse le plus faible, la courbe 1 est la plus lente.
III- Système du 1er ordre :
3.1. Définition :
On appelle système du premier ordre, un système régi par une équation différentielle du
type :

τ : est appelée constante de temps du système (ou la constante de temps de la chaîne directe
ou constante de temps de la boucle ouverte).τ est homogène à un temps.

___________________________________________________________________________
Page : 72 / 139
2STE
L.T.Laayoune

Ko : est le gain statique du système (gain en régime permanent ou e gain statique de la chaîne
directe ou gain statique en boucle ouverte).

X (t) To Y (t)
Système 1er ordre
To: fonction de transfert de la chaîne directe
3.2. En boucle ouverte (réponse à un échelon) :
3.2.1. Solution de l’équation différentielle:
La solution d’une équation différentielle est la somme d’une solution générale et de la
solution particulière :
• La solution générale représente la composante transitoire,
• la solution particulière représente la composante permanente.
• La solution générale est déterminée par la résolution de l'équation sans second
membre.
• La solution particulière est déterminée en fonction de la forme de x (t).
La solution particulière dans le cas où x (t) = Xo est solution de l’équation ci dessous

La solution particulière est de la même forme que l’entrée, multipliée par le gain statique :
Yp (t) = Ko.Xo
La solution générale est solution de l’équation suivante :

La solution est de la forme : Yg (t) = K. e a.t avec a =- 1/τ


Le coefficient K sera déterminé en fonction des conditions initiales.
La solution complète : Y (t) = Yp (t) + Yg (t) Y (t) = Ko.Xo + K. e –t/τ
La dernière constante est déterminée en fonction des conditions initiales (on suppose ici que
Y (0) = 0  K = - Ko.Xo), d’où : Y (t) = Ko. Xo. (1 - e –t/τ)
La pente à l'origine est égale à Ko.Xo/ τ
3.2.2. Evaluation de la rapidité du système :
Cette évaluation se fait par l’intermédiaire du calcul de t 5%, ici : t 5% = 3. τ
En régime permanant y (t) = Ko.Xo
Y (t5%) = Ko. Xo. Exp. (-t5% / τ) = 95%.Ko.X0
Exp. (-t5% / τ) = 0.05 ce qui veut dire que t 5% = 3. τ
3.2.3. Evaluation de l’erreur statique du système :
Cette évaluation se fait par l’intermédiaire du calcul de ε (t=+∞) :
εs = ε (+∞) = lim (X (+∞)-Y (+∞))
On trouve : εs (t) = (1-Ko).Xo
Ko étant positif alors : - ∞≤ εs (t) ≤ 1
3.3. En boucle fermée à retour unitaire :

+
To
X(t) -
ε Y(t)

___________________________________________________________________________
Page : 73 / 139
2STE
L.T.Laayoune

La chaîne directe est régie par l’équation différentielle :

ε = X (t) –Y (t)  τ. Y’ + Y = Ko. (X-Y)  τ .Y’ + Y. (1+Ko) = Ko .X 

Réponse à un échelon : X (t) = Xo


Y (t) = KF. Xo + K. exp. (- t / τF)
La dernière constante est déterminée en fonction des conditions initiales (on suppose ici que
Y (0) = 0  K = - KF. Xo), D’où : Y (t) = KF. Xo. (1 - exp. (- t / τF)

Evaluation de la rapidité du système : tF 5% = 3. τF


Evaluation de l’erreur indicielle : εsF (t) = (1- KF). Xo = Xo/ (1+Ko)
Ko étant positif alors : 0 ≤ εsF (t) ≤ 1
Si Ko >> 1  KF ≈ 1  εsF (t) ≈ 0
3.4. Conclusions :
• Le bouclage n’a pas modifié l’ordre du système,
• Le bouclage a modifié le gain du système : KF<Ko
• Le système bouclé est plus rapide, on améliore sa rapidité en augmentant le gain Ko,
• Le système bouclé est plus précis l’erreur statique est plus faible en B.F.
3.5. Représentation graphique de s(t) dans les cas B.O. et B.F. :
Ces tracés sont réalisés pour une entrée échelon unitaire, avec Ko = 2 et τ =1s. Dans le
cas de la boucle fermée le retour est considéré comme unitaire.

___________________________________________________________________________
Page : 74 / 139
2STE
L.T.Laayoune

IV- Système du 2éme ordre :


4.1. Définition :
On appelle système du deuxième ordre, un système régi par une équation différentielle
du type :

ωn : est appelée pulsation libre ou pulsation naturelle ou pulsation propre du système non
amorti - ωn : se mesure en rad/s -
a : est appelé amortissement du système ou facteur d’amortissement.
Ko : est le gain statique du système (gain en régime permanent).

X (t) To Y (t)
Système 2éme ordre
To: fonction de transfert de la chaîne directe

4.2. En boucle ouverte :


4.2.1. Solution de l’équation différentielle:
a. Régime apériodique- système à fort amortissement- :
Dans ce cas a>1, on pose -1/τ1 = - a. ωn - ωn √ a2 – 1 et -1/τ2 = - a. ωn + ωn √ a2 – 1
La réponse du système sera la somme de deux exponentielles.

Les caractéristiques de cette réponse sont :


- Le régime permanent est : Y (t) = Ko.Xo
- À l’origine, la tangente est horizontale

Réponse indicielle d’un second ordre à fort amortissement


b. Régime apériodique critique:
Dans ce cas a=1, on pose -1/τ = - ωn
La réponse du système sera la somme de deux exponentielles

___________________________________________________________________________
Page : 75 / 139
2STE
L.T.Laayoune

La courbe de réponse ressemble à la courbe obtenue au paragraphe précédent, mais la


croissance est plus rapide.
c. Régime pseudopériodique - système à faible amortissement- :
Dans ce cas a <1, la réponse du système sera :

Les caractéristiques de cette réponse sont :


-Le régime permanent est : Y (t) = Ko.Xo
-À l’origine, la tangente est horizontale
-Pulsation propre amortie : ωp = ωn. √ 1 – a2
-Pseudo - période des oscillations : Tp = ωp / 2.π
-Le dépassement : D = Y (tp) - Ko. Xo. Le calcul donne :

-On peut aussi définir le dépassement relatif: Dr = D / Ko.Xo

-Temps de montée (temps au bout duquel y (t) atteint pour la première fois Ko. Xo :

-Temps de pic : tp = Tp / 2 = ωp / π
-Temps de réponse à 5% : C’est le temps au bout duquel la sortie atteint le régime
permanent à 5% prés. Une approximation pour a << 1 est : t5% = 3.τ / a = 3 / a. ωn

Réponse indicielle d’un second ordre à faible amortissement


___________________________________________________________________________
Page : 76 / 139
2STE
L.T.Laayoune

4.2.2. Evaluation de l’erreur statique du système :


Cette évaluation se fait par l’intermédiaire du calcul de ε (t=+∞) :
εs = ε (+∞) = lim (X (t)-Y (t))
t ─>+∞
On trouve : εs (t) = (1-Ko).Xo
Ko étant positif alors : - ∞≤ εs (t) ≤ 1
4.2.3. Evaluation de la rapidité du système :
* Le comportement du système est non
oscillant il tend vers la valeur Ko sans
jamais la dépasser.
* Plus le coefficient d’amortissement a
est grand plus le temps de réponse est
important.
* La propriété de non dépassement est
très recherchée dans certains
asservissements ou le dépassement est
interdit.
* pour a=1 la réponse est non
oscillante, c’est le régime apériodique le
plus rapide.

Régime apériodique

* Plus a est petit moins la réponse


est amortie.
* pour a=0 la réponse est
sinusoïdale non amortie.
*Pour a=0.7 le temps de réponse
est minimum.

Régime pseudopériodique

___________________________________________________________________________
Page : 77 / 139
2STE
L.T.Laayoune

Régime pseudopériodique

___________________________________________________________________________
Page : 78 / 139
2STE
L.T.Laayoune

4.3. En boucle fermée à retour unitaire

+
To
X(t) -
ε Y(t)

La chaîne directe est régie par l’équation différentielle du type :

ε = X (t) –Y (t)
 (1/ ωn).Y’’ + (2.a / ωn).Y’ + Y = Ko. (X-Y)
 (1/ ωn).Y’’ + (2.a / ωn).Y’ + (1 + Ko).Y = Ko. X

On pose :

Par identification on trouve :

Où :
• KF est appelé le gain statique du système en boucle fermée.
• aF le coefficient d’amortissement du système en boucle fermée.
• ωnF la pulsation propre du système non amorti en boucle fermée.
Evaluation de l’erreur indicielle : εsF (t) = (1- KF). Xo = Xo/ (1+Ko)
Ko étant positif alors : 0 ≤ εsF (t) ≤ 1
Si Ko >> 1  KF ≈ 1  εsF (t) ≈ 0
Evaluation de la rapidité du système :
Voir l’abaque ωn. t5% = f (a)
4.4. Conclusions :
• Le bouclage n’a pas modifié l’ordre du système,
• Le bouclage a modifié le gain du système : KF<Ko
• Le système bouclé est plus précis l’erreur statique est plus faible en B.F.
4.5. Représentation graphique de s (t) dans les cas B.O. et B.F. :
Ces tracés sont réalisés pour une entrée échelon unitaire, avec :
Ko = 3, a=0.8 et ωn = 2 rad/s.
Dans le cas de la boucle fermée, le retour est considéré comme unitaire, ce qui donne :
KF = 0.75, aF =0.4 et ωnF = 4 rad/s.
Evaluation de la rapidité du système :
Grâce à l’abaque du temps de réponse réduit utilisable pour les systèmes du second ordre ci-
dessous, on évalue dans les deux cas tr. ωn :
• En boucle ouverte : tr. ωn = 3 donc t5% 1.5 s
• En boucle fermée : tr. ωn = 8 donc t 5% = 2 s

___________________________________________________________________________
Page : 79 / 139
2STE
L.T.Laayoune

V- Asservissement en vitesse d’une machine à courant continu :


5.1. Relations générales :
Les moteurs à courant continu comportent un induit bobiné (le rotor) et un inducteur bobiné
ou à aimant permanent. Le rotor tournant confère une inertie propre (J), et son implantation
sur paliers implique des frottements mécaniques (f).

Schéma de principe du moteur à courant continu


Schéma électrique équivalent de l’induit :

___________________________________________________________________________
Page : 80 / 139
2STE
L.T.Laayoune

E : représente la force électromotrice ;


L : représente la self équivalente de l’enroulement
d’induit ;
R : représente la résistance équivalente de l’induit
(résistance des fils du bobinage et résistance de
contact au niveau des balais).

Schéma électrique équivalent de l’inducteur :

l : représente la self équivalente de l’enroulement


inducteur ;
r : représente la résistance équivalente de l’induit
(résistance des fils du bobinage).

Les équations régissant le fonctionnement du moteur :

M est le moment moteur ;


K est une constante générale liée à la machine tournante (MKSA) ;
φ représente le flux inducteur (Weber).
5.2. Commande par l’induit (BO):
Dans ce cas le flux inducteur est maintenu constant, par l’utilisation soit d’un aimant
permanent pour la création directe du flux, soit d’une source de courant régulée.

Commande par l’induit

___________________________________________________________________________
Page : 81 / 139
2STE
L.T.Laayoune

On a : φ (t) = φ0 = cte
On peut alors écrire : M (t) = K’.i (t)
Le moment du couple est directement proportionnel au courant d’induit ; de même, on obtient
à partir de la relation (2) : E (t) = K’.Ω (t)
a. L = 0 et ƒ = 0 :
Dans ce cas, on a :

u = K’.Ω (t) + R. M / k’  u = K’.Ω (t) + R.J/K’. d Ω (t) / dt


Pour u(t) = Uo (entrée échelon ) on a :

Ko = 1/K’ : gain statique


ωn = R.J/K’2 : constante du temps
Si Ω (0) = 0 on a : Ω (t) = Ko. Uo. (1 - exp. (- t / τ ))
Temps de réponse : tr = 3.τ tr = 3.R.J/K’2 avec K’ = K. φ0
Erreur indicielle : εs (t) = (1-Ko).Uo εs (t) = (K’-1)/K’ .Uo
En régime permanant : Ω (t) = Ko. Uo Ω (t) = Uo/K’

1/R K’
+
i M (1/J) ∫
Uo -
ε Ω
E K’

Diagramme fonctionnel du moteur


b. L ≠ 0 et ƒ = 0 :

Dans ce cas, on a :
u = K’.Ω (t) + R. i +L di/dt  u = K’.Ω (t) + R.J/K’. d Ω (t) / dt + L.J/K’. d2 Ω (t) / d2t
Pour u (t) = Uo (entrée échelon) on a :

Ko = 1/K’ : gain statique

: Pulsation propre du système

: Facteur d’amortissement
Temps de réponse : voir l’abaque du temps de réponse réduit utilisable pour les systèmes du
second ordre
Erreur indicielle : εs (t) = (1-Ko).Uo εs (t) = (K’-1)/K’ .Uo
En régime permanant : Ω (t) = Ko. Uo Ω (t) = Uo/K’

___________________________________________________________________________
Page : 82 / 139
2STE
L.T.Laayoune

5.3. Commande du moteur par hacheur série:


5.3.1. Capture de vitesse par codeur optique :
Vcc
F4
U
Vm
D2
t Ω
T 2.T Umcc Mcc
Générateur de rampe

R
F1
-
F3
R RB T1
-
+

R + U2 D1
F2
U1
Uo R

R
c R
Monostable p

E0
RF
θ
T2
C LED
Ur U5 U4 U3
F5

Pour la Mcc on donne :


• E : représente la force électromotrice ;
• L : représente la self équivalente de l’enroulement d’induit ; L = 5mH
• R : représente la résistance équivalente de l’induit ; R = 5Ω
• M est le moment moteur ;
• K est une constante générale liée à la machine tournante (MKSA) ;
• φ représente le flux inducteur (Weber).
• K’ = K.φ = 1/50 v/trs/mn
• J est l’inertie du moteur ; J = 10-4 kg.m2
• Vcc = 12v et Vm = 6v.
1. on montre qu’on a un asservissement de vitesse :
Si Ω↑  Ur↑  U1↓  rapport cyclique de U2↓  Um↓  Ω↓
2. expression de U1 en fonction de U0 et de Ur :

U1 = U0 – Ur
+

U0 - U1
U0 est la consigne = 10 v
Ur
___________________________________________________________________________
Page : 83 / 139
2STE
L.T.Laayoune

3. expression de α – rapport cyclique du signal U2 en fonction de U1 :


U (t) = a.t + b U
La droite passe par l’origine donc b=0.
Vm U1 Vm
a = ─── = ───
U1 t
T t1
t1 U1 t1 T
α = ─── = ─── U2
T Vm

1/Vm
t
U1 α

4. expression de Um – valeur moyenne de la tension Umcc – en fonction de α :

U2 = ’’1’’  Transistor T1 est saturé U2


 Umcc=Vcc
U2 = ’’0’’  Transistor T1 est bloqué
 La diode de roue libre est conductrice t
 Umcc=0
La valeur moyenne de Umcc : t1
Um = Vcc.t1/T Umcc
Um = α.Vcc Vcc

Vcc
T
t
α Um

5. équation différentielle, liant Ω à Um ; on suppose que L = ƒ = 0 :

Um = K’.Ω (t) + R. M / k’  Um = K’.Ω (t) + R.J/K’. d Ω (t) / dt

6. Ω en régime permanant en fonction de Um :


1/K’
Um Ω

7. expression de Ur en fonction de Ω et fonction du bloc F5


Le bloc F5 est un capteur de vitesse réaliser par codeur optique et un convertisseur
fréquence tension. Le codeur optique est solidaire à l’axe du moteur, donc la fréquence du
signal U3 est égale à fréquence de rotation du moteur.
On a: Ω = 2πf = 2π/Tm
Tm = 2π / Ω
Le filtre utilisé est un filtre moyenneur donc Ur est égale à la valeur moyenne du signal U5.

___________________________________________________________________________
Page : 84 / 139
2STE
L.T.Laayoune

U3

Ur = U5moy t
Ur = E0. θ/Tm
U4

Tm
t

E0
E0 .θ/2π
Ω Ur t
θ

8. diagramme fonctionnel de l’asservissement (en régime permanant) :

+ 1/Vm Vcc 1/K’


α Um
Uo - ε=U1 Ω
Ur E0 .θ/2π

Transmittance de la chaîne direct :


B = Ω / U1
B = Vcc/ (Vm. K’)  B = 100 tours / v
Transmittance de la chaîne direct :
H = Ur / Ω
H = E0 .θ/2π on suppose que H = 0.02 v / tour
Transmittance en boucle ouverte :
Bo = Ur / U1 = Ur / U0 (en boucle ouverte U1 = U0 )
Bo = B.H Bo = 2
Transmittance en boucle fermée :
BF = Ω / U0 BF = B / (1 + B.H)
BF = 100/3 BF = 33.33 tours/min/v
9. Etude en boucle ouvert (U1 = U0) :
a. équation différentielle, liant Ω à U0.

Gain statique c’est B = 100 tours / v Ω = B.U0 = 1000 tours/min/v


Constante du temps τ = 1.25 s
Temps de réponse tr = 3.τ = 3.75 s
b. équation différentielle, liant Ur à U0.

Gain statique c’est Bo= 2 Ur = B.U0 = 20 v


Erreur indicielle ε = U0 – Ur = -10 v.

___________________________________________________________________________
Page : 85 / 139
2STE
L.T.Laayoune

c- Ur = f (t) pour U0 = 10 v

20v
19v

ε = -10 v

U0=10v

1.25s 3.75s
10. Etude en boucle fermée :
a. équation différentielle, liant Ω à U0 ( U1.= U0.-Ur ).

Gain statique c’est BF = 33.33 tours / v Ω = BF.U0 = 333 tours/min/v


Constante du temps τF = 0.41s
Temps de réponse trF = 3.τF = 1.25 s
b. équation différentielle, liant Ur à U0.

Gain statique c’est 0.666 Ur = 0.666.U0 = 6.66 v


Erreur indicielle ε = U0 – Ur = + 3.34 v.
c- Ur = f (t) pour U0 = 10 v

U0=10v
ε = +3.34
6.66v

0.41s 1.25s
Pour améliorer les performance du système on ajoute un amplificateur entre le bloc F1 et le
bloc F2, refaire les calculs en fonction de A gain de l’amplificateur ajouté, appelé en général
correcteur. (A = 50 par exemple).
11. Etude en boucle fermée avec correcteur proportionnel:
a. équation différentielle, liant Ω à U0 ( U1.= U0.-Ur ).

Avec le correcteur A la transmittance de la chaîne directe est A.B.

___________________________________________________________________________
Page : 86 / 139
2STE
L.T.Laayoune

Gain statique c’est BF = 49.50 tours / v Ω = BF.U0 = 495 tours/min/v


Constante du temps τF = 12.37 ms
Temps de réponse trF = 3.τF = 37.13 ms
b. équation différentielle, liant Ur à U0.

Gain statique c’est 0.99 Ur = 0.99U0 = 9.9 v


Erreur indicielle ε = U0 – Ur = +0.1v
c- Ur = f (t) pour U0 = 10 v

U0=10v
9.9v

ε = +0.1v

12.37ms 37.13ms

Le correcteur a amélioré la précision et la rapidité du système.


11. refaire les calculs avec L ≠ 0 et ƒ = 0 (L=5 mH) :
Pour le moteur on a :

Pour la chaîne directe on a :

Gain statique c’est B = 100 tours / v Ω = B.U0 = 1000 tours/min/v

: Pulsation propre du système ; ωn = 3 rad/s

: Facteur d’amortissement ; a = 17.67


En boucle ouverte :

Gain statique c’est Bo= 2 Ur = B.U0 = 20 v


Erreur indicielle ε = U0 – Ur = -10 v.
a > 1  Régime apériodique
ωn .tr =100  tr = 100/3  tr = 33.33 s.
En boucle fermée on a :

Gain statique c’est BF = 33.33 tours / v Ω = B.U0 = 333 tours/min/v

___________________________________________________________________________
Page : 87 / 139
2STE
L.T.Laayoune

: Pulsation propre du système ; ωn = 5.2 rad/s

: Facteur d’amortissement ; a = 10.20


Erreur indicielle ε = U0 – Ur = + 3.34 v
a > 1  Régime apériodique
ωn .tr =60  tr = 60/5.2  tr = 11.53 s
En boucle fermée avec correcteur on a :

Gain statique c’est BF = 49.50 tours / v Ω = B.U0 = 495 tours/min/v

: Pulsation propre du système ; ωn = 30.14 rad/s

: Facteur d’amortissement ; a = 1.758


Erreur indicielle ε = U0 – Ur = + 0.1 v
a > 1  Régime apériodique
ωn .tr =40  tr = 40/30.14  tr = 1.33 s
5.3.2. Capture de vitesse par génératrice tachymétrique :
R

C Ω
Ur G Mcc

L'excitation est assurée par des aimants permanents ou un courant inducteur constant.
D'où: U = KG.Ω avec KG : constante de f.e.m. et Ω pulsation ou vitesse de rotation
Donc, la transmittance de la chaîne de retour H = KG. La fréquence de coupure du filtre
passe-bas est donnée par: fc = 1/ (2.π.R.C).
VI. Influence du gain sur le comportement temporel:
Les études temporelles menées ci-dessus montre l’importance du gain de la chaîne directe
dans l’établissement des performances d’un système bouclé. C’est la raison de la présence,
dans la chaîne directe après le comparateur, d’un gain variable KV que l’on pourra ajuster aux
performances attendues du système. Ce qui donne le schéma bloc de la figure ci-dessus.
Il est important de ne pas confondre le gain statique Ko de Ho, qui est structurel (pour le
modifier il faut modifier la structure du processus à commander) avec le gain variable KV,
qui est introduit dans la chaîne.
Nota : Les résultats présents sont transférables à cette étude en remplaçant le gain de la chaîne
directe par le produit du gain structurel Ko et du gain variable (ajustable) KV.

___________________________________________________________________________
Page : 88 / 139
2STE
L.T.Laayoune

+
Kv Ho
X(t) -
ε Y(t)

VII. CONCLUSION :
Par rapport aux trois critères de performance : la précision, la rapidité et les
dépassements, on remarque que l’influence du gain Kv est positive pour la précision et la
rapidité ce qui semble conduire à rechercher un gain maximum. Outre que pour un système du
second ordre une valeur trop importante du gain peut conduire à des dépassements néfastes,
on constate par ailleurs que ce choix mène aussi vers l’instabilité. Aussi lors du réglage, il faut
toujours rechercher le gain minimum qui permet d’assurer les performances temporelles
souhaitées.

___________________________________________________________________________
Page : 89 / 139
2STE
L.T.Laayoune

ENVIRONNEMENT MICRO INFORMATIQUE

_____________
I- Système minimum :
Bus de données

PORT A

ROM RAM PIO PORT B


MPU

Bus d’adresses

Horloge Bus de contrôle

1.1. CPU : L’unité centrale de traitement – de l’anglais Central Unit Processor – effectue le
traitement des données et exécute les programmes. Les opérations de bases réalisées par
l’UCT sont :
• Opérations logiques : AND, OR, XOR, Inversion…
• Opérations arithmétiques : Addition, soustraction, négation, incrémentation,
décrémentation …
• Décalage et rotation de données.
• Déplacement et transfert de données.
L’UCT génère 3 bus :
• Bus de données : bus bidirectionnel qui transporte les données.
• Bus d’adresse : bus unidirectionnel qui transporte les adresses.
• Bus de contrôle : bus qui transporte les différent signaux de contrôles nécessaire au
fonctionnement du système.
Exemple de microprocesseur : Z80 – 6809 – 8085 (8 bits)
Z8000 – 68000 - 8086 (16 bits)
1.2. RAM : Mémoire à accès aléatoire -de l’anglais Random acces memory – permet de
stocker les variables, les données et les programmes temporaires. C’est une mémoire
volatile à lecture et à écriture. Exemple : 6164 8ko
1.3. ROM : Mémoire non volatile a écriture seule –de l’anglais Read Only Memory- permet
de stocker des programmes et des données constants. Exemple : 2764 8ko
1.4. PIO : Interface d’entrées sorties parallèles –de l’anglais Parallel Input Output- permet de
communiquer avec le monde extérieur (Imprimante, disque dur, Ecran, Clavier …)
Exemple : PIA 6821 - PIO 8255

___________________________________________________________________________
Page : 90 / 139
2STE
L.T.Laayoune

II- Le microprocesseur :
2.1. Structure interne :
Bus de données 8bits

Accumulateur
R.I R R
E E Flag
G G Unité de
Z C
I I O
SP PC S S C M
T T M
R R A.L.U A
D.I E E N N
D
n 0 E

Registre à usage général

Séquenceur Commandes
internes

Bus d’adresse 16 bits

Commandes externes

2.2. Unité arithmétique et logique :


L’ALU accomplie les opérations arithmétique et logiques. Elle est dotée à l’une de ces
entrées d’un registre spécial appelé ‘’Accumulateur’’.

Entrée A

Résultat A.LU
Entrée B

R. Flags

2.3. Registre d’état :


C’est le registre des indicateurs d’état (Flags) ; leur rôle est de mémoriser les situations
exceptionnelles qui peuvent survenir pendant le fonctionnement du µP.
C : Cary (si c =1 il y a retenue, si c = 0 pas de retenue)
Z : zero (si z =1 résultat = 0, si z = 0 résultat ≠ 0)
Le contenu du registre d’états est testé en général par des instructions spécialisées tel que
les instructions conditionnelles.
2.4. Accumulateur :
C’est le registre principal d’un microprocesseur 8bits, il présente la particularité de
pouvoir être désigné, dans la même instruction, à la fois comme opérande et comme opérande
résultat.

___________________________________________________________________________
Page : 91 / 139
2STE
L.T.Laayoune

Bus de données

Accumulateur

A.LU

Registre Flags
2.5. Registre à usage universel (général) :
Leur rôle est de permettre à l’A.L.U de manipuler les données à grande vitesse. Ils
sont généralement numérotés de 0 jusqu’à n, leur rôle n’est pas défini à l’avance. C’est pour
quoi on les appelle registres à usage universel. Ils peuvent contenir n’importe quelle valeur
utilisée par le programme.
2.6. Le compteur de programme :
Le compteur de programme ou Program Counter est présent dans tous les processeurs,
il contient toujours l’adresse de la prochaine instruction à exécuter. Une fois le code de
l’instruction est récupéré, le PC est incrémenté automatiquement pour pointer l’instruction
suivante.
2.7. Le pointeur de pile :
Le pointeur de pile ou Stak Pointer contient toujours une adresse particulière ou la
valeur du PC est stockée temporairement, le SP pointe toujours le sommet de la pile, elle est
indispensable au fonctionnement des sous programmes et des interruptions.
2.8. Registre d’instructions :
Le registre d’instructions est un registre 8bits, dont le rôle est de stocker le code
opération de l’instruction en cours d’exécution, ce registre n’est pas programmable.
2.9. Décodeur d’instructions :
Son rôle est d’identifier le code opération de l’instruction présente sur le RI, et générer
la séquence correcte des signaux interne et externe qui permettra l’exécution de l’instruction.
2.10. Les cycles de fonctionnement d’un microprocesseur :
Quel que soit le processeur, le cycle de fonctionnement se fait en 3 cycles :
a- récupération de l’instruction.
b- Décodage de l’instruction.
c- Exécution de l’instruction.
-Au cours du premier cycle, le contenu du PC est déposé sur le bus des adresses. Un signale
de lecture est généré quelque ns plus tard, l’instruction qui se trouve à l’adresse spécifié est
déposé sur le bus des données. Le microprocesseur lie alors le bus (des données) et dépose
son contenu dans le registre d’instruction.
-Deuxième et troisième cycle :
Lorsque l’instruction est parvenue dans le RI, l’unité de commande (décodeur, séquenceur) va
en décoder le contenu, de façon à générer la séquence correcte des signaux internes et
externes, qui permettra l’exécution de l’instruction. La durée de l’exécution d’une instruction
dépend de l’instruction elle-même. Quelques instructions sont entièrement exécutées à
l’intérieur du microprocesseur, d’autres ont besoin d’aller chercher ou déposer des données
dans la mémoire, cette durée s’exprime en général en nombre de cycle d’horloge.

___________________________________________________________________________
Page : 92 / 139
2STE
L.T.Laayoune

III- Les mémoires :


3.1. Généralité :
Une cellule mémoire est un élément bistable qui permet de mémoriser un bit
d'information. EX : bascule, Disquette…
3.2. Mémoires électroniques :
3.2.1. Mémoire morte (ROM) :
C'est une mémoire à lecture seule, son contenu est non modifiable, elle reste inchangé
même s'il y a coupure d'alimentation. On dit alors qu'elle est non volatile.
3.2.2. Différent types de ROM :

ROM

ROM PROM EPROM EEPROM

ROM : Mémoire programmé par le constructeur.

PROM : Programmable ROM, c'est une ROM programmable une seule fois par l'utilisateur.
La programmation consiste à faire fondre ou non un fusible par application d'une tension
calibrée (30v) pendant des temps déterminé.
I0 I1

d0 d1 d2
Fusible R I0, I1 : entrées d’adresse
d0, d1, d2 : sortie de données

EPROM : Erasable ROM, c'est une ROM effaçable, programmable à volonté par l'utilisateur
autant de fois qu'il souhaite. Le procédé de programmation est relativement complexe (25v
appliqué pendant un temps de 50ms) on utilise en général un programmateur EPROM,
l'effacement se fait avec des rayons UV à haute énergie.

EEPROM : Electricly EPROM, c'est un type d'EPROM effaçable électriquement.

___________________________________________________________________________
Page : 93 / 139
2STE
L.T.Laayoune

3.2.3. Mémoires vives (RAM) :


C'est une mémoire à accès aléatoire, on peut à chaque instant changer son contenu.
Les RAM perdent leurs informations si on coupe l’alimentation, on dit qu’elles sont volatiles.
Il existe deux types de RAM :
RAM statique : elle est à base de bascules donc de transistors. Elle garde ses informations tant
que l'alimentation n'est pas coupée. (Capacité ne dépasse pas 64ko).
RAM dynamique : c'est une mémoire à base de capacité, elle perd ses informations même si
l'alimentation n'est pas coupé. Elle doit être rafraîchi périodiquement (t=1ms).
3.3. Organisation interne :
3.3.1. Capacité : C’est le nombre total de bits qu'on peut stocker dans une mémoire.
Exemple: 16ko 1k = 210 ; 2Mo 1M = 220 ; 1Go 1G = 230.
3.3.2. Longueur de mot : C’est la façon avec laquelle les bits sont organisés au rangés, en
général par mot de 8bits ou de 4bits.
• Un mot de 8bits :1 Octet
• Un mot de 4bits : 1 Quartet
3.3.3. Adresse : Pour identifier les mots on donne à chacun une adresse, on dit alors case
mémoire d'adresse 40, case mémoire d'adresse FF ……etc.

6 4

5 1 0 1 0 3

4 2

3 1 x x x x x x x x

1 x x x x

8 mots de 4 bits ou 8 quartets 4 mots de 8 bits ou 4 octets


8 mots de 4 bits : 32 bits 4 mots de 8 bits : 32
3.3.4. Décodage d'adresse :

A0
Décodeur
A1 D’adresses
DATA : Donnée
A2 IN/OUT : Entrée/Sortie

IN/OUT RD
WR

D0
D1 D2 D3
DATA I/O
___________________________________________________________________________
Page : 94 / 139
2STE
L.T.Laayoune

3.3.5. Structure matricielle:


Pour une mémoire de 1Ko il faut un décodeur 10 entrées et 1024 sorties.

1023

10 Décodeur
1024 mots
D’adresses
0

16 colonnes
63

Décodeur i 64Lignes
6 de lignes - 64*16=1024 ;
0
- 26+24=80
- 64+16=80 lignes au lieu de
15 j 0
1024 lignes
Décodeur - Pour qu’un mot soit
de colonnes sélectionné il faut qu’une ligne et
une colonne soient sélectionnées.
4
4
3.4. Mémoires Intégrés :
EX 1: RAM 2114

D3 D2 D1 D0
D0..D3 : Bus de données
R/W R/W : Signal de lecture/Ecriture
R/W=1 : mémoire sélectionnée en lecture
2114 R/W=0 : mémoire sélectionnée en écriture
CS D0..D3 : Bus d’adresses
CS : Chip Select (sélection de boîtier) doit être
au niveau bas pour la lecture et l’écriture.
A8 A1 A0 Si CS=1 le boîtier est en haute impédance.

Caractéristiques :
- Capacité : 29 quartet, 512 quartets.
- Longueur du bus d'adresse : 9bits.
- Longueur du bus de données : 4bits.
Porte 3 états :
X OE Y
X L HZ
X Y
X H X (BZ)
OE
OE : Output ENABLE
HZ : Haute impédance

___________________________________________________________________________
Page : 95 / 139
2STE
L.T.Laayoune

CS=0 CS=1
Si Lecture si Boîtier en haute
R/W=1 R/W=x impédance, aucune
opération n’est validée
CS=0
Si Ecriture
R/W=0
Logique d’E/s :
DATA

Ecriture Lecture

CS OE OE

R/W
EX2 : RAM 5101
WR A7
Ecriture
RD
Lecture Adresses
CE1
Sélection CE2 RAM A0

D0 5101 D’3
Data Write Data Read
D3 D’3

3.5. EXTENSION MEMOIRE :


3.5.1. Longueur des mots :
Associer deux boîtiers 2114 pour avoir une RAM de 1Ko
Pour augmenter la longueur de mot, on associe plusieurs boîtiers en les sélectionnant au
même temps pour chaque opération de lecture ou d’écriture.
3.5.2. Nombre de mots :
Associer deux RAM 2114 pour réaliser un ensemble de 2 k quartets.
Pour cela, on associe plusieurs boîtiers, mais on les sélectionnant un par un, on utilise en
général des décodeurs.
IV- Interfaces d’entrées sorties :
4.1. Introduction :
4.1.2. Définition :
Une interface est un circuit d’adaptation entre le µp et le périphérique. Il établit la
compatibilité entre les entées sorties du µp et celles des périphériques, à plusieurs niveaux :

• Au niveau des types de transmission série ou parallèle.


• Au niveau de la vitesse de transmission ; car les périphériques sont très lents par
rapport au µp.
___________________________________________________________________________
Page : 96 / 139
2STE
L.T.Laayoune
4.1.3. Un périphérique :
On appelle périphérique tout organe ou dispositif externe au système minimum qui échange
des informations avec le µp.
• Organe d’entrée : Il envoie les informations vers le µp (le clavier).
• Organe de sorties : Il reçoit les informations du µp (l’écran).
4.2. Périphériques d’entrées sorties parallèles :
4.2.1. Définition :
Une liaison parallèle consiste à envoyer l’information de mot de n bits, véhiculés de façon
simultané sur n fils
4.2.2. Structure et fonctionnement :
Une interface parallèle programmable comporte :
• Des registres tampon de sorties : Les transferts d’entrées sorties se ramènent à
une lecture ou écriture de ces registres appelés ports.
• Registre de commandes : qui permet de configurer le port en entrée ou en
sortie selon l’utilisation.
4.2.3. Programmation de l’interface :
Une interface s’adaptera à Un périphérique donné par une programmation de l’interface.
Cette programmation consiste à configurer les ports de l’interface en entrée ou en sortie selon
l’utilisation.
4.3. Périphériques d’entrées sorties séries :
4.3.1. Définition :
Une liaison série consiste à transmettre les données de façon successive (bit par bit) sur un
seul et unique fil.
Les avantages de la liaison série sont énormes :
• utilisation d’un nombre réduit de fil.
• Fiabilité de l’information due au contrôle de mot du l’émetteur jusqu’au récepteur.
Il y a 2 types de liaison série : synchrone et asynchrone.
4.3.2. Liaison série synchrone :
Dans ce dispositif la transmission est synchronisée par un signal d’horloge émis par l’unité
maître.
SCLK
Sout
UNITÉ UNITÉ
Sin t
MAÎTRE ESCLAVE SOUT ou SIN
Sclk
D7 D6 D5 D4 D3 D2 D1 D0
t
4.3.3. Liaison série asynchrone:
Ce dispositif ne possède pas de signal d’horloge de synchronisation. Les unités en liaison
possèdent chacune une horloge interne cadencée à la même fréquence. Lorsqu’une unité veut
émettre un mot binaire, elle génère un front descendant sur sa ligne émettrice. A la fin de
l’émission de ce mot, la ligne repasse au niveau haut. La donnée à transmettre peut contenir
un bit supplémentaire appelé “parité” et servant à la correction d’erreurs.
STOP
START

RXD RXD
PARITÉ

DE

UNITÉ UNITÉ
DE

BIT
BIT

TXD
MAÎTRE ESCLAVE OU
RXD
TXD TXD D0 D1 D2 D3 D4 D5 D6 P

TRAMES t

___________________________________________________________________________
Page : 97 / 139
2STE
L.T.Laayoune

Le PIC 16F84

_____________
I. Généralité :
Les microcontrôleurs sont des composants programmables. Ils intègrent dans un seul
boîtier l'environnement minimal d'un système à microprocesseur (l'UC, la RAM, l'EPROM et
les interfaces). Ils sont présents dans la plupart des systèmes électroniques embarqués ou
dédiés à une application unique. Il en existe de nombreux modèles différents avec parmi les
plus courants : le 8051 de Intel, le 68HC11 de Motorola... et les PIC de Micro chip
II. Les PIC 16F...
Les PIC de Micro chip contiennent un processeur à jeu d'instruction réduit (RISC :
Reduced Instructions Set Computer constitué de 35 instructions seulement). La série 16F
contient de la mémoire "Flash", reprogrammable des centaines de fois. Il existe un grand
nombre de PIC disponibles disposant d'un nombre d'entrée / sorties ou de ports différents, de
mémoires de tailles variables, ou encore de capacités fonctionnelles différentes (pour la
communication, la commande de moteurs à courant continu, etc...)
III. Description générale du PIC 16F84 :
3.1. Synoptique simplifié du 16F84 :
Le synoptique simplifié est donné ci-contre.

MEMOIRE RAM
PROGRAMME

CPU
RB0
RB1
RB2
PORTB RB3
HORLOGE RB4
RB5
RB6
RB7

EEPROM

RA0
PORTA RA1
RA2
RA3
RA4
TIMER

3.2. Caractéristiques :
• 1K de mémoire programme
• 68 octets de RAM
• 64 octets D'EEPROM
• 13 entrée/sortie réparties en 2 ports PORTA et PORTB
• 4 sources d’interruption

___________________________________________________________________________
Page : 98 / 139
2STE
L.T.Laayoune

• 1 Timer/Compteur
• 1 Chien de garde
• MODE SLEEP (pour une faible consommation)
• 4 Sources d’oscillateur sélectionnable
• Protection du code
• 35 instructions seulement
3.3. L’unité de traitement (CPU : Central Processing Unit)
L'unité de traitement numérique exécute les instructions du programme (codées sur 14
bits). Il traite et produit des opérations sur des informations numériques uniquement.
3.4. Les mémoires :
Elles se divisent en trois blocs distincts :
• La mémoire programmes Flash de 1k mots de 14 bits, elle contient les instructions du
programme ainsi que les vecteurs RESET et INTERRUPTION.
• La RAM de 68 octets est utilisée pour le stockage temporaire des données et résultats,
Dans la mémoire de donnée se trouve tous les registres nécessaires pour la configuration et
l'utilisation des périphériques internes ainsi que 68 octets de RAM utilisateurs
• l' EEPROM de 64 octets qui peuvent être lus et écrits depuis le programme. Ces octets
sont conservés après une coupure de courant et sont très utiles pour conserver des paramètres
semi permanents.
3.5. L’horloge :
Associé à un quartz externe, elle génère le signal qui cadence l'exécution des instructions.
Chaque instruction du programme est traitée en un cycle machine (une période de l'horloge
avec une division interne par 4).
3.6. Les ports :
Pour communiquer avec l'extérieur le PIC dispose de 2 ports : PORTA et PORTB. Les
ports sont bidirectionnels, ce qui signifie qu'ils peuvent être configurés et utilisés comme des
entrées ou des sorties. Le microcontrôleur reçoit les informations sur un port d'entrée :
• informations logiques issues de capteurs sur un ou plusieurs bits d'un port d'entrée,
• informations numériques codées sur 8 bits sur un port entier.
• informations analogiques variables dans le temps, si le PIC est doté d'un convertisseur
analogique / numérique.
Le microcontrôleur traite ces données et les utilisent pour commander des circuits qui sont
connectés sur un port de sortie.
3.7. Le Timer :
Le PIC 16F84 dispose d’un Timer, c’est un module programmable dont les fonctions
principales sont :
• La génération de signaux périodiques (astable),
• La génération d'impulsions (monostable),
• Le comptage d'évènements (compteur),
• La génération de signaux PWM (modulation de largeur d'impulsions pour les MCC).
IV. Structure externe du PIC 16F84 :
4.1. Description:
Le PIC16F84 est un microcontrôleur 8 bits de faible coût. Certes, il ne peut se substituer
aux autres microcontrôleurs (68HC11 par exemple) mais il permet toutefois de créer de
nombreuses applications. De plus, avec son jeu d'instructions réduit, il est très agréable à
utiliser lorsqu'on désire s'initier à l'étude d'un microcontrôleur.
4.2. Brochage :
Le PIC16F84 est logé dans un boîtier 18 broches

___________________________________________________________________________
Page : 99 / 139
2STE
L.T.Laayoune

VDD, VSS : Broches d’alimentation (3 à 5.5 v).


OSC1, OSC2 : Signaux d’horloger. Peuvent recevoir un circuit RC ou un résonateur.
CLKINT : Peut être connectée à une horloge externe de 0 à 4, 10 ou 20 Mhz.
MCLR : Reset ou Master Clear.
T0CKI : entrée d’horloge externe du Timer 0.
INT : entrée d’interruption externe.
RA0..RA4 : 5 E/S du PORTA.
RB0..RB7 : 8 E/S du PORTB.
V. Structure interne du PIC 16F84 :
5.1. Synoptique :

___________________________________________________________________________
Page : 100 / 139
2STE
L.T.Laayoune

5.2. Les Mémoires :

RAM du 16F84 EEPROM programme du 16F84

5.2.1. EEPROM de Programme:

Cette mémoire de 1K stock le programme. L’emplacement de celui-ci peut être à n'importe


quel endroit de la mémoire. Cependant, il faut savoir que le PIC16F84, suite à un RESET ou
lorsqu'on l'alimente, commence toujours à l'adresse 0000H (Vecteur RESET). De plus,
lorsqu'il y a une interruption, et si celle-ci est validée, le microcontrôleur va à l'adresse 0004H
(Vecteur d'interruption). Par conséquent, garder toujours à l'esprit ces deux adresses
particulières de la mémoire programme.

___________________________________________________________________________
Page : 101 / 139
2STE
L.T.Laayoune

5.2.2. RAM de données:


La mémoire de donnée est divisée en deux parties. Une partie appelée SFR est encore
divisée en deux pages (Bank0 et Bank1). Toutes les données de la mémoire sont appelées
registres y compris les données utilisateurs.
LE SFR (Special Function Registers):
Le SFR permet de configurer tous les modules internes du PIC16F84 (les PORTS, le
TIMER, la gestion des interruptions, etc....). Il est de plus utilisé par le CPU. Pour accéder à
l'un de ces registres, il faut d'abord se positionner sur la page (Bank) appropriée. Ensuite, il
suffit de lire ou d'écrire dans le registre nommé. L'adressage direct des pages se fait par deux
bits du registre de STATUS (RP0 et RP1). On peut utiliser l'adressage indirect avec le registre
FSR.
LE GPR (General Purpose Register):
Le GPR est en fait la RAM (8bits) utilisateurs. C'est ici que l'on stocke les variables et les
données. L'utilisation des pages (Bank) n'est pas nécessaire puisque le Bank1 est "mapped"
avec le Bank0. Cela signifie qu’écrire une donnée à l'adresse 0CH ou à l'adresse 8CH revient
au même. Enfin, l'adressage peut se faire de manière directe ou indirecte (en utilisant le
registre FSR).

5.2.3. EEPROM de données:


Une EEPROM de 64 octets est disponible pour y stocker les données. Contrairement à
l’EEPROM de programme, elle n’est pas adressée par le PC, mais par un registre séparé
appelé EEADR se trouvant à l’adresse 09H dans le fichier des registres. Les données sont
accessibles par le registre EEDATA d’adresse 08H. 2 registres de contrôle sont associés à
cette mémoire EECON1 et EECON2 d’adresse 88H et 89H. La durée d’écriture d’un octet est
de l’ordre de 10ms. Un Timer est associé à l’EEPROM place le bit EEIF de EECON1 à 1, à la
fin de l’écriture d’une donnée.
5.2.4. La pile:
Un groupe de 8 registres de 13 bits, son rôle est de sauver temporairement le contenu du PC
lors de l’appel d’un sous programme ou du service d’une interruption. La pile n’est pas dans
le fichier des registres, donc elle n’est pas manipulable par le programmeur.
5.3. Les Registres :
Ces registres spéciaux font partie du SFR (Special Function Registers) et configurent le
microcontrôleur: Certains registres initialisent les périphériques alors que d'autres sont utilisés
par le CPU.
LE REGISTRE INDF (ADRESSE 00, 80H).
Voir le registre FSR.
LE REGISTRE FSR (ADRESSE 04,84H).
Le registre INDF ainsi que FSR permettent l'adressage Indirect. Le principe est d'utiliser
deux registres intermédiaires pour accéder aux données ; dans le premier, appelé FSR, on
inscrit l'adresse (il est utilisé comme un pointeur), l’autre registre (INDF), contient la valeur
qui se trouve à l'adresse définie dans le FSR.
Exemple: Admettons la situation suivante:
ADRESSE VALEUR
10 3
11 4
12 5
Si l'on veut lire successivement les données se trouvant entre l'adresse 10 et 12, une des
premier méthode est de lire une après une les données. L'autre méthode, beaucoup plus
souple, réalise la même fonction avec l'adressage indirecte:
MOVLW 0X10

___________________________________________________________________________
Page : 102 / 139
2STE
L.T.Laayoune

MOVWF FSR ; on initialise le registre FSR avec l'adresse 10


BOU MOVF INDF, W ; on retrouve dans W la valeur 3
MOVF VAR ; que l'on met dans VAR
INCF FSR ; on incrémente FSR et a pour adresse maintenant la valeur 11
GOTO BOU ; et on retourne en BOU. Au prochain passage, VAR
contiendra la valeur 4.
LE REGISTRE TMRO (ADRESSE 01H).
Ce registre de 8 bits s'incrémente de "1" a chaque impulsion de l'horloge (externe ou
interne). Il est associé au module TIMER/COMPTEUR.
LE REGISTRE OPTION (ADRESSE 81H)
Le registre d'OPTION contiens les bits de contrôles du PRESCALER, de l'interruption
externe INT, de la sélection TIMER/COMPTEUR et du "tirage au plus" du PORT B.
STRUCTURE
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
RBPU INTEDG TOCS TOSE PSA PS2 PS1 PS0
DESCRIPTION DES BITS
BIT 0,1 et 2: Ces trois bits effectuent une division de la fréquence d'horloge du PRESCALER.
TABLEAU:
RATIO RATIO
PS2 PS1 PS0
TMRO WDT
0 0 0 1:2 1:1
0 0 1 1:4 1:2
0 1 0 1:8 1:4
0 1 1 1:16 1:8
1 0 0 1:32 1:16
1 0 1 1:64 1:32
1 1 0 1:128 1:64
1 1 1 1:256 1:128
BIT 3: PSA (PreScaler Assignment).
• Si PSA=1 alors le Prescaler est associé avec le WDT.
• Si PSA=0 alors le Prescaler est associé avec le TIMER.
BIT 4: TOSE (TMRO Source Edge).
Ce bit détermine sur quel front (montant ou descendant) l'entrée RA4 incrémentera le
registre TMRO.
• TOSE=1 Front descendant.
• TOSE=0 Front montant.
BIT 5: TOCS (TMRO Clock Source)
Il permet de sélectionner le mode de fonctionnement du TIMER/COMPTEUR.
• TOCS=1 sélection de l'horloge externe (broche RA4) qui correspond au COMPTEUR.
• TOCS=0 sélection de l'horloge interne et permet au module de travailler en mode
TIMER.
BIT 6: INTEDG (INTerrupt EDGe)
• Si INTEDG=1 alors la broche RBO/INT génère une interruption sur un front montant.
• Si INTEDG=0 alors la broche RBO/INT génère une interruption sur un front
descendant.
BIT 7: RBPU (PORT B Pull-Up).
• RBPU=1 Le "tirage au plus" interne du PORT B est désactivé.
• RBPU=0 Le "tirage au plus" interne du PORT B est activé.

___________________________________________________________________________
Page : 103 / 139
2STE
L.T.Laayoune

LE REGISTRE STATUS (ADRESSE 03 ET 83H)


Divisé en plusieurs blocks, il contient:
• Le résultat d'un calcul de l'ALU représenté par les bits C, DC, et Z.
• Le statut d'un RESET par l'intermédiaire des bits PD et TO.
• L'accès aux différents bancs de la mémoire par les bits IRP, RP1 et RP0
TABLEAU
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
IRP RP1 RP0 TO PD Z DC C
DESCRIPTION DES BITS
BIT0: C (Carry) ;
Il passe à "1" lorsque le résultat d'une opération dépasse la valeur FF ou d'un résultat
négatif.
BIT1: DC (Digital Carry).
Il se positionne à "1" lorsque une retenue s'est produite entre les bits 3 et 4.
BIT2: Z (Zero).
Quand il est à "1", il indique que le résultat de l'opération est nul.
BIT3: PD (Power-Down).
• PD=1 après un Power-up ou suite à l'instruction CLRWDT.
• PD=0 lorsque l'instruction SLEEP est exécutée.
BIT4: TO (Time-Out).
Il passe à "1" après les instructions SLEEP et CLRWDT. Lorsque le WDT (chien de
garde) déborde, ce bit passe à "0".
BIT5 et 6: RP0 et RP1 (bits de sélection de bancs).
Avec ces 2 bits, on accède aux différents bancs de la mémoire.

RP1 RP0 BANC ADRESSE


0 0 0 00 à 7F
0 1 1 80 à FF
1 0 2 100 à 17F
1 1 3 180 à 1FF

BIT7: IRP.
Ce bit n'est pas utilisé avec le PIC16F84 et doit rester à "0".
LE REGISTRE TRISA (ADRESSE 85H).
Le registre TRISA configure chaque E/S du PORTA en ENTREE ou en SORTIE. Apres
un RESET, toutes les E/S sont en ENTREE. Si le bit associé à la porte est à "1", alors elle sera
configurée en ENTREE. Si le bit est à "0", elle sera en SORTIE.
La broche RA4 est multiplexée avec l'entrée d'horloge du registre TMRO.
TABLEAU
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
x x x TRISA4 TRISA3 TRISA2 TRISA1 TRISA0

LE REGISTRE PORTA (ADRESSE 05H).


Le PORTA est un port de 5 bits (RA0 à RA4). Chaque E/S est compatible TTL. La
configuration de chaque BIT du port est déterminée avec le registre TRISA.
TABLEAU
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
x x x RA4/TOCK RA3 RA2 RA1 RA0

___________________________________________________________________________
Page : 104 / 139
2STE
L.T.Laayoune

LE REGISTRE TRISB (ADRESSE 86H)


Le registre TRISB configure chaque E/S du PORTB en ENTREE ou en SORTIE. Apres
un RESET, toutes les E/S sont en ENTREE. Si le bit associé à la porte est à "1", alors elle sera
configurée en ENTREE. Si le bit est à "0", elle sera en SORTIE.
La broche RB0 est multiplexée avec l'interruption INT.
Les broches RB4 à RB7, à condition qu'elles soient configurées en ENTREE, peuvent
générer une interruption lorsqu'elles changent d'états. Enfin, toutes les broches du PORTB
bénéficient d'un "tirage au plus" interne.
TABLEAU
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
TRISB7 TRISB6 TRISB5 TRISB4 TRISB3 TRISB2 TRISB1 TRISB0
LE REGISTRE PORTB (ADRESSE 06H).
Le PORTB est un port bidirectionnel de 8 bits. Toutes les broches sont compatibles TTL.
La configuration du PORTB est réalisée avec le registre TRISB.
TABLEAU
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0
LE REGISTRE EEDATA (ADRESSE 08H).
Ce registre de 8 bits permet de lire ou d'écrire une donnée dans la mémoire non volatile
(EEPROM).
LE REGISTRE EEADR (ADRESSE 09H).
Ce registre de 8 bits contient l'adresse de la donnée se trouvant dans l'EEPROM.
LE REGISTRE EECON1 (ADRESSE 88H)
C'est un registre de contrôle qui permet d'exécuter une lecture ou une écriture dans
l'EEPROM. Seuls les 5 bits de poids faible sont utilisés.
TABLEAU
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
x x x EEIF WRERR WREN WR RD
DESCRIPTION DES BITS
BIT 0: RD (ReaD EEPROM).
Lorsque ce bit est mis à "1", il indique au microcontrôleur que l'on souhaite une lecture de
l'EEPROM. Apres le cycle de lecture, il est mis automatiquement à 0.
BIT 1: WR (WRite EEPROM).
Lorsque ce bit est mis à "1", il indique au microcontrôleur que l'on souhaite une écriture de
l'EEPROM. Apres le cycle d'écriture, il est mis automatiquement à 0.
BIT 2: WREN (EEPROM WRite ENABLE).
C'est un bit de confirmation d'écriture dans l'EEPROM. En effet, il ne suffit pas de définir
un cycle d'écriture uniquement avec le bit WR. Il faut impérativement valider le bit WREN
(WREN=1) pour autoriser une écriture.
BIT 3: WRERR (EEPROM WRite ERROR flag).
Ce drapeau indique qu'une erreur s'est produite lors d'un cycle d'écriture dans l'EEPROM.
WRERR=1 une opération d'écriture a échoué.
WRERR=0 le cycle d'écriture s'est déroulé normalement.
BIT 4: EEIF (EEPROM Interrupt Flag).
EEIF est un drapeau qui génère une interruption lorsqu'un cycle d'écriture s'est déroulé
normalement. Il doit être mis à 0 lors de la routine d'interruption.
EEIF=1 l'opération s'est déroulé correctement.
EEIF=0 soit l'opération n'a pas commencé, soit n'est pas terminée.

___________________________________________________________________________
Page : 105 / 139
2STE
L.T.Laayoune

LE REGISTRE EECON2 (ADRESSE 89H).


Ce registre de 8 bits est exclusivement utilisé pour les séquences d'écritures dans
l'EEPROM. Il n'a pas d'adresse physique et la lecture de ce registre retourne une valeur nulle.
LE REGISTRE INTCON (ADRESSE 0B et 8BH)
Le registre INTCON contient tous les bits de validation de chaque source d'interruption
ainsi que leur drapeau (Flag). Les drapeaux doivent être mise à 0 après l'interruption.
TABLEAU
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
GIE EEIE TOIE INTE RBIE TOIF INTF RBIF
DESCRIPTION DES BITS
BIT 0: RBIF (RB port change Interrupt Flag).
C'est un drapeau d'interruption qui indique un changement d'état du PORT B (RB4 à RB7).
• RBIF=1 une broche (RB4 à RB7) à changé d'état.
• RBIF=0 pas de changement d'état.
BIT 1: INTF (INT Interrupt Flag).
Drapeau d'interruption de l'entrée RB0.
• RBIF=1 une interruption est apparue.
• RBIF=0 pas d'interruption.
BIT 2: TOIF (TMRO Overflow Interrupt Flag).
Ce drapeau indique un dépassement du registre TMRO (passage de FF à 00).
• TOIF=1 dépassement de TMRO.
• TOIF=0 pas de dépassement.
BIT 3: RBIE (RB Interrupt Enable).
Bit de validation qui autorise une interruption lors d'un changement d'état du PORT B (RB4
à RB7).
• RBIE=1 Autorise l'interruption.
• RBIE=0 Les changement d'état du PORTB (RB4 à RB7) ne généront pas
d’interruption.
BIT 4: INTE (INT Interrupt Enable).
Valide ou non de l'interruption généré par la broche RB0/INT
• INTE=1 Valide l'interruption INT.
• INTE=0 Pas d'interruption provenant de INT.
BIT 5: TOIE (TMRO Overflow Interrupt Enable).
Autorise ou non l'interruption provoqué par le dépassement du registre TMRO (passage de FF
à 00)
• TOIE=1 Valide l'interruption.
• TOIE=0 Pas d'interruption provenant du registre TMRO.
BIT 6: EEIE (EE write Interrupt Enable).
Ce bit autorise ou non une interruption lorsqu'un cycle d'écriture dans L'EEPROM s'est
déroulé normalement.
• EEIE=1 Génère une interruption lorsqu'une cycle d'écriture c'est déroulé normalement.
• EEIE=0 Pas d'interruption.
BIT 7: GIE (Global Interrupt Enable).
Ce bit autorise ou non toutes les interruptions.
• GIE=1 Toutes les interruptions sont prises en compte par le microcontrôleur.
• GIE=0 Aucune interruption ne sera validée.
LE REGISTRE PCL (ADRESSE 02, 82H).
Le PC (Program Counter) est un pointeur de 13 bits qui contient l'adresse de la prochaine
instruction à exécuter. Il est composé de deux registres:

___________________________________________________________________________
Page : 106 / 139
2STE
L.T.Laayoune

Le PCL: C'est un registre de 8 bits accessible en écriture et en lecture et compose la partie


basse du PC.
Le PCLATH: C'est un registre de 8 bits dont seuls les 5 bits de poids faible sont utilisés. Non
accessible directement, il définie la partie haute du PC. Il permet d'une part, de sélectionner
les différentes pages de la mémoire programme et d'autre part, son contenu est transféré
lorsque le PC est chargé avec une nouvelle valeur.
REMARQUE: Le PIC16F84 n'a que 1 K de programme mémoire. Par conséquent, les bits 3 et
4 du PCLATH ne sont pas utilisés.
LE REGISTRE PCLATH (ADRESSE 0A, 8AH).
Voir le registre PCL.
5.4. Les source de RESET:
Il existe cinq sources qui génèrent un RESET à savoir:
• Le MCLR (Master CLeaR) assure un RESET général du microcontrôleur quel que soit
le mode de fonctionnement du PIC16F84 (normal ou SLEEP). Actif à l'état bas et prioritaire,
il est le seul qui peut être provoqué de l'extérieur (broche 4).
• Le WDT est un cas particulier. En mode normal, il génère un RESET ; en mode
SLEEP, il réveille le microcontrôleur (le programme continue à l'instruction suivante). 2 bits
particuliers TO et PD du registre de STATUS indiquent la source du déclenchement et
permettent donc de réagir en fonction.
• Le POR (Power On Reset) qui n'est actif uniquement lors de la mise sous tension du
microcontrôleur. Il évite ainsi le rajout de composant externe (réseau RC) et assure une bonne
initialisation.
• L’OST (Oscillator Start-up Timer) s'assure que l'oscillateur du microcontrôleur est
stable.
• Le PWRT (PoWeR up Timer) est composé d'un oscillateur interne RC et d'un
compteur. Il maintient un RESET pendant 72 ms environ ( la durée dépend essentiellement de
la tension et de la température de fonctionnement).
5.5. Le mode SLEEP :
5.5.1. CONSIDERATIONS :
Certaines applications (télécommande, clavier, etc...) fonctionnent avec une
alimentation à pile pour être transportable. Dans ce cas, outre la programmation, le choix d'un
microcontrôleur se fera sur sa consommation. A noter que celle-ci dépend essentiellement de
l'alimentation et de la fréquence de travail. Par exemple, avec une tension de 5V et une
fréquence de 10 MHz, le microcontrôleur absorbe un courant moyen de 10mA.
Pour faire face à ce problème d'énergie, le PIC16F84 possède un mode de fonctionnement
particulier : le mode SLEEP. Dans ce mode, le courant peut chuter jusqu'à 26 μA.
5.5.2. LE MODE SLEEP :
En exécutant l'instruction SLEEP, le microcontrôleur passe à un état statique. En fait,
l'oscillateur externe est arrêté. Le PC contient l'adresse de l'instruction suivante. Le WDT est
mis à "0" (s'il est validé). Le bit PD passe à l'état bas et TO à l'état haut. Enfin, les PORTS
conservent l’état dans lequel ils étaient avant l'instruction SLEEP.
5.5.3. LE "REVEIL" DU MICROCONTROLER :
Le "réveil" consiste tout simplement à démarrer l'oscillateur. Une fois le régime établi, le
programme continue. Lorsqu'il est dans le mode SLEEP, seules 5 sources peuvent relancer le
PIC16C84 (MCLR, WDT, Interruption de fin de cycle d'écriture de l'EEPROM, l'Interruption
RB0 et l'Interruption de changement d'état RB4 à RB7).
Le MCLR réalise un RESET général, ce qui permet au microcontrôleur de démarre à l'adresse
0000H (début du programme).
Lorsque le registre WDT est activé, il "réveille" le PIC16C84 quand le Time Out (TO) est à
"1" (dépassement du registre WDT). Le microcontrôleur poursuit alors le programme.

___________________________________________________________________________
Page : 107 / 139
2STE
L.T.Laayoune

Si les interruptions sont validées, le programme exécute alors l'instruction qui suit l'instruction
SLEEP. Ensuite, suivant l'état du GIE, le microcontrôleur continue le programme (GIE=0), ou
traite la routine d'interruption (GIE=1).
VI. Le jeu d’instruction du PIC 16F84 :
Un microcontrôleur est caractérisé non seulement par sa structure matérielle mais aussi
par son jeu d’instructions qui permet de traiter les données.
6.1. Les modes d’adressages :
• Immédiat (littéral)
MOVLW 0x55 ; charger la valeur 0x55 dans le registre W
Dans ce mode d’adressage, la donnée est intégrée avec le code de l’opération.
• Direct
MOVF 0x55, W ; charger le contenu de l’adresse 0x55 dans W
Les 7 premiers bits de l’adresse sont intégrés avec le code de l’opération, les 2 bits RP0, RP1
du registre STATUS sont utilisés pour former une adresse sur 9 bits.
• Indirect
MOVF INDF, W ; charger le contenu de case mémoire pointée par le FSR.
L’adresse de la donnée est formée par le contenu du FSR et le bit IRP du registre STATUS.

6.2. Le jeu d’instruction :


Un microcontrôleur est caractérisé non seulement par sa structure matérielle mais aussi
par son jeu d’instructions qui permet de traiter les données.
Le PIC16F84 a un jeu d’instructions relativement limité mais possède une architecture interne
(RISC) qui permet une programmation efficace et rapide (toutes les instructions, exceptées les
sauts, s'exécute en un cycle d'horloge).
6.2.1. Classification des instructions :
instructions
liées aux ADDLW ANDLW IORLW MOVLW RETLW SUBLW XORLW
données
instructions ADDWF ANDWF CLRF COMF DECF DECFSZ INCF INCFSZ
liées aux
variables IORWF MOVF MOVWF NOP RLF RRF SUBWF XORWF
instructions
liées aux BCF BSF BTFSC BTFSS
bits
autres
SWAPF CALL GOTO RETFIE RETURN CLRWDT SLEEP CLRW
instructions

___________________________________________________________________________
Page : 108 / 139
2STE
L.T.Laayoune

6.2.2. Résumé du jeu d’instruction :

Instructions liées aux données


Instruction Syntaxe et exemple Description STATUS
ADDLW ADDLW 0X30 W + 30  W C , Z , DC
ANDLW ANDLW 0X30 W et 30  W Z
IORLW IORLW 0X30 W ou 30  W Z
MOVLW MOVLW 0X30 30  W aucun
RETLW RETLW 0X30 30  W et PC dépiler aucun
SUBLW SUBLW 0X30 30 - W  W C , Z , DC
XORLW XORLW 0X30 W ou ex 30  W Z

Instructions liées aux registres


Instruction Syntaxe et exemple Description STATUS
ADDWF ADDWF F F + W  W ou F C , Z , DC
ANDWF ANDWF F, d W et F  W ou F Z
CLRF CLRF F 00  F Z
COMF COMF F, d Non F  W ou F C , Z , DC
DECF DECF F, d F-1  W ou F Z
DECFSZ DECFSZ F, d F-1  W ou F, sortir si Z=1 Z
INCF INCF F, d F+1  W ou F Z
INCFSZ INCFSZ F, d F+1  W ou F, sortir si Z=1 Z
IORWF IORWF F, d W ou F  W ou F Z
MOVF MOVF F, d F  W ou F Z
MOVWF MOVWF W  F Z
NOP NOP Pas d’opération Aucun
RLF RLF F, d Rotation à gauche de F  W ou F C
RRF RRF F, d Rotation à droite de F  W ou F C
SUBWF SUBWF F, d F – W  W ou F C , Z , DC
XORWF XORWF F, d W ou ex F  W ou F Z

Instructions liées aux bits


Instruction Syntaxe et exemple Description STATUS
BCF BCF F, b 0  le bit b de F Aucun
BSF BSF F, b 1  le bit b de F Aucun
BTFSC BTFSC F, b Saut si le bit b de F est 0 Aucun
BTFSS BTFSS F, b Saut si le bit b de F est 1 Aucun

Autres instructions
Instruction Syntaxe et exemple Description STATUS
SWAPF SWAPF F, W inversion des 2 quartets de F Aucun
CALL CALL SP Appel du S. programme SP Aucun
GOTO GOTO Loop Saut à l’adresse Loop Aucun
RETFIE RETFIE Fin d’un SP d’interruption Aucun
RETURN RETURN Fin d’un sous programme Aucun
CLRWDT CLRWDT 00  WDT Aucun
SLEEP SLEEP Passer en Mode Sleep Aucun

___________________________________________________________________________
Page : 109 / 139
2STE
L.T.Laayoune

___________________________________________________________________________
Page : 110 / 139
2STE
L.T.Laayoune

___________________________________________________________________________
Page : 111 / 139
2STE
L.T.Laayoune

ORGANIGRAMME
__________
I. Organigramme :
1.1. Définition :
L’organigramme est la représentation graphique de l’algorithme, il permet de représenter
chaque opération élémentaire au moyen d’un symbole graphique normalisé.
1.2. Symboles de test logique :

L’opération de test logique se fait sur une condition. Le résultat de cette opération
implique le choix d’une voix parmi plusieurs. Le symbole de test logique est couramment
employé pour représenter une décision ou un aiguillage.
1.3. Symboles de traitement :

Symbole de renvoi Opération ou groupe Commentaires :


utilisé 2 fois pour d’opérations sur des symbole utilisé pour
assurer la continuité données, instructions donner des Groupe d’opérations
lorsqu’une partie de ou opération pour indications considérées comme
la ligne de liaison laquelle il n’existe marginales une seule opération
n’est pas représentée aucun symbole sous programme.
normalisé.
1.4. Règles de construction :
• Centrer l’organigramme sur une feuille.
• Construire l’organigramme afin que sa lecture s’effectue verticalement.
• Les lignes de liaison entre symboles ne doivent pas en principe se couper.
• Une ligne de liaison doit toujours arriver sur le haut et au centre d’un symbole.
• Les commentaires sont à placer de préférence à droite, et les renvois de branchement à
gauche.
II. Structures algorithmiques élémentaires :
2.1. La structure séquentielle ou linéaire :
Algorithme Organigramme
- Faire
- opération 1 Opération 1
- opération 2
- opération 3 Opération 2
|
| Opération 3
- opération n
- Fin Faire Opération n

___________________________________________________________________________
Page : 112 / 139
2STE
L.T.Laayoune

2.2. La structure conditionnelle ou alternative :


2.2.1. Cas d’une sélection simple :
Algorithme Organigramme

Si condition vraie alors


oui non
- Faire opération 1
Condition
- Sinon Vraie ?
- Faire opération 2
- Fin si Opération 1 Opération 2

Remarques :
• La condition doit forcément s’énoncer au moyen d’une préposition logique
• L’une des deux opération peut ne pas exister, ce qui fait disparaître le sinon.

2.2.2. Cas d’une sélection multiple :

Algorithme
- Selon cas 1
- cas 1 : faire opération 1
- cas 2 : faire opération 2
- |
- |
- cas n : faire opération n
- Autrement
- Faire opération n+1
- Fin cas
Organigramme
non
Condition
1 vraie ?

oui

Condition non
Opération 1 2 vraie ?

oui
non
Condition n
Opération 2 vraie ?

oui

Opération n Opération n+1

Remarques :
• Le ‘autrement’ disparaît si l’opération n+1 n’existe pas.
• Si n est grand, l’organigramme devient très important et mal adapté.

___________________________________________________________________________
Page : 113 / 139
2STE
L.T.Laayoune

2.3. La structure itérative ou de répétition


2.3.1. Cas d’une répétition non contrôlée :
Il s’agit d’une structure de boucle pour laquelle on ne peut sortir que si la condition est
remplie.
Algorithme Organigramme

Itérer
Opération 1
- Faire opération 1
- Sortir si condition vraie
oui
- Faire opération 2
Condition
- Fin Itérer Vraie ?
non

Opération 2

Remarque : deux cas particuliers sont très courants


 1er cas : l’opération 1 n’existe pas, la structure de la boucle se décrit alors de la façon
suivante :
Algorithme Organigramme

Tant que condition fausse oui


- Faire opération 2 Condition
Vraie ?
- Fin tant que
non

Opération 2

 2ème cas : l’opération 2 n’existe pas, la structure de la boucle se décrit alors de la façon
suivante :
Algorithme Organigramme
Répéter
- Faire opération 1 Opération 1
- Jusqu’à ce que condition vraie
- Fin répéter
oui
Condition
Vraie ?
non

2.3.2. Cas d’une répétition contrôlée


Il s’agit d’une structure de boucle évoluée qui se répète un nombre limité de fois, défini au
préalable. Elle peut se décrire de la façon suivante :
Algorithme Organigramme

- Pour I de I1 à I2 I ← I1

- Faire opération
oui
- Fin pour
I = I2 ?
non

Opération

I ← I+1

___________________________________________________________________________
Page : 114 / 139
2STE
L.T.Laayoune

LES CIRCUITS LOGIQUES PROGRAMMABLES


_____________
I. Présentation :
1.1. Introduction :
Il y a quelques années la réalisation d’un montage en électronique numérique impliquait
l’utilisation d’un nombre important de circuits intégrés logiques. Ceci avait pour
conséquences un prix de revient élevé, une mise en oeuvre complexe et un circuit imprimé de
taille importante. Actuellement, Un circuit logique programmable (PLD : programmable logic
device) peut intégrer dans un seul boîtier plusieurs fonctions logiques programmables par
l’utilisateur. Sa mise en oeuvre se fait très facilement à l’aide d’un programmateur, d’un
micro-ordinateur et d’un logiciel adapté.
1.2. Structure de base d’un PLD.
La plupart des PLDs suivent la structure suivante :
• Un ensemble d’opérateurs « ET » sur lesquels viennent se connecter les variables
d’entrée et leurs compléments.
• Un ensemble d’opérateurs « OU » sur lesquels les sorties des opérateurs « ET » sont
connectées.
• Une éventuelle structure de sortie (Portes inverseuses, logique 3 états, registres...).
Les deux premiers ensembles forment chacun ce qu’on appelle une matrice. Les
interconnexions de ces matrices doivent être programmables. C’est la raison pour laquelle
elles sont assurées par des fusibles qui sont « grillés » lors de la programmation. Lorsqu’un
PLD est vierge toutes les connexions sont assurées.
b a

1 1 1 1

&

&

&

&

>1 >1

Q0 Q1

___________________________________________________________________________
Page : 115 / 139
2STE
L.T.Laayoune

1.3. Symbolisation des portes logiques pour les PLDs :

Entrées Entrées

Fusible

Porte"ET"
Porte"OU"

1.4. Structure de base avec les normes des constructeurs :


b a
b a

: Fusible intact : Fusible intact

Q0 Q1 Q0 Q1

Cette figure représente la structure interne Si on veut obtenir les fonctions suivantes
d’un PLD ayant ses fusibles intacts. Q0 = a. b + a. b et Q1 = a. b + a. b
Les équations logiques de Q0 et Q1 sont : On « grillera » des fusibles
Q0 = Q1 = a.b.a.b + a.b.a.b + a.b.a.b + a.b.a.b = 0 de façon à obtenir le schéma ci dessus

___________________________________________________________________________
Page : 116 / 139
2STE
L.T.Laayoune

II. Les différentes familles de PLD :


Il existe plusieurs familles de PLD qui sont différenciées par leur structure interne.
Le tableau suivant présente certaines de ces familles.

TYPE Nombre de portes intégrées Matrice ET Matrice OU Effaçable


PROM 2 000 à 500 000 Fixe Programmable Non
PAL 10 à 100 Programmable Fixe Non
GAL 10 à 100 Programmable Fixe Electriquement
EPLD 100 à 3000 Programmable Fixe Aux U-V
FPLA 2000 à 3000 Programmable Programmable Electriquement

REMARQUES :
• Certaines de ces familles possèdent en plus des matrices « ET » et « OU », de la logique
séquentielle (Bascules « D », « JK »...) placée après les entrées ou avant les sorties du PLD.
• Les « PROMs » sont des circuits utilisés en informatique pour mémoriser de façon
définitive des données : ce sont des « Mémoires mortes ». Il existe des versions effaçables
comme les UVPROM (aux U-V) et les EEPROM (électriquement).
2.1. LES PAL (Programmable Array Logic) :
2.1.1. Structure de base d’un PAL :
Les PAL sont les premiers circuits programmables à être utilisés ; ils possèdent une
matrice « ET » programmable et une matrice « OU » fixe ou figée.
Les PAL sont programmés par destruction de fusibles et ne sont donc programmables qu’une
fois. La fusion des fusibles est obtenue en appliquant à leurs bornes, à l’aide d’un
programmateur adapté, une tension de 12 à 15 V pendant 10 à 50 µS.
2.1.2. Les différents types de sortie d’un PAL :
a. Structure de sorties combinatoires :
Ces sorties 3 états sont rebouclées vers la matrice de fusibles. En mode haute impédance,
on peut utiliser une broche de sortie comme étant une variable d’entrée intermédiaire :

b. Structure de sortie séquentielle :


Ces sorties utilisent des bascules D dont les sorties sont de type trois états. Elles sont
contrôlées par un signal de validation OE (Output Enable) et une horloge commune à toutes
les bascules :

c. Référence des PAL (D’après AMD) :


Les constructeurs ont défini une nomenclature permettant de décoder facilement la
référence des PAL :

___________________________________________________________________________
Page : 117 / 139
2STE
L.T.Laayoune

PAL (CE) AA BB CC D EE FF
Type de boîtier
Vitesse
Consommation
Nombre de sorties
Structure de sortie
Nombre d’entrées
CE pour version CMOS
Exemple :
PAL 16 L 8 H 15 PC : c’est un PAL 16 entrées et 8 sorties combinatoires actives à l’état bas
(L) à consommation moyenne (Half) 15 ns de vitesse à boîtier DIL (PC) .
2.2. Les GAL (Generic Array Logic) :
L'inconvénient majeur d'un PAL c’est qu'il ne peut être programmé qu'une seule fois, ce
qui impose un "gaspillage" lors du développement. On a donc pensé à remplacer les fusibles
par des transistors MOS pouvant être régénérés, d'où le terme "Generic Array Logic"(Réseau
logique générique).
Les GAL sont donc des PAL effaçables, avec en plus de macro cellules de sortie
programmables OLMC (OUTPUT LOGIC MACROCELL) ce qui le rend versatile, ce qui
veut dire qu'il est possible par programmation de choisir entre une configuration de sortie
combinatoire ou séquentielle.
La figure ci-dessous montre la structure et la table de fonctionnement d'une OLMC :
* Le multiplexeur 4 vers 1 permet de mettre en circuit ou non la bascule D, en inversant ou
non les signaux ;
* Le multiplexeur 2 vers 1 permet de réinjecter soit la sortie, soit l'entrée du Buffer de sortie
vers le réseau programmable.

Suivant l’état de S0 et S1
on obtient 4 cas de figures

___________________________________________________________________________
Page : 118 / 139
2STE
L.T.Laayoune

PROGRAMMATION DES PLD


_____________
I. INTRODUCTION :
La programmation d’une fonction logique dans un PLD doit passer par les étapes
suivantes :
1- La fonction doit être définie par des équations logiques et ou des logigrammes ;
2- Le type de circuit PLD (PAL, GAL, MACH…) doit être choisit selon les critères
suivants :
• Coût du système
• Matériel de programmation
• Outil de développement (programme)
• Nombre d’entrées et de sorties nécessaire pour réaliser la fonction
• Type de la fonction et degrés de complexité de sa structure interne…
3- L’écriture du programme de description en utilisant différentes solutions (équations,
tables de vérité, diagrammes d’état…)
4- Le programme écrit dans un simple éditeur doit être compilé c.à.d traduit en un
programme objet compatible avec le composant, en général il représente un fichier
ayant pour extension .JEDEC
5- Le programme est transféré au composant PLD de plusieurs manières :
• Le circuit est monté dans un appareil programmateur ;
• Par l’intermédiaire d’une EPROM qui contient le programme en premier lieu
puis celui-ci est recopié dans le composant à chaque mise sous tension ;
• Directement à travers les broches du PLD si ce dernier possède une interface
de programmation.
6- Le programme est testé par une éventuelle simulation puis il est mis au point
conformément au cahier de charges.
II. EXEMPLE DE LANGAGE DE DESCRIPTION (HDL) : ABEL
Plusieurs langages de description sont adaptés à la programmation des composants PLD,
les plus connus sont VHDL, ABEL…
2.1. Structure du langage ABEL :
L’écriture du programme dans ce langage peut se faire dans un simple éditeur de texte ; le
fichier ABEL est composé de 5 sections principales : l’entête, les déclarations, la description,
le test et la fin ;
2.1.1 Entête et fin de fichier :
L’entête est reconnue par le mot clé MODULE suivi du nom du fichier ; on peut aussi
ajouter au programme un titre précédé du mot TITLE ; la section du fin est identifiée par le
mot clé END suivi du nom de fichier qui a été attribué au MODULE .
Dans tout le programme on peut ajouter des commentaires précédés du symbole //
2.1.2. Partie Déclarations :
Cette section est débutée par le mot DECLARATIONS ; d’une manière générale on déclare
toutes les variables en lui associant les numéros des broches du PLD selon le syntaxe suivant :
nom pin numéro de broche ;
Exemple : a, b pin 21, 22 ; (la variable a correspond à la broche 21 du PLD et b à la
broche 22)
De plus s’il s’agit d’une variable de sortie il faut préciser son type combinatoire ‘com’ ou
séquentielle ‘ reg’
Exemple : s pin 34 istype ‘com’

___________________________________________________________________________
Page : 119 / 139
2STE
L.T.Laayoune

Une dernière précision concernant la forme d’écriture de l’équation de sortie avec ou sans
complément :
Exemple: S1 pin 34 istype ‘com, buffer’ (s1 = a + b)

S1 pin 34 istype ‘com , invert’ (s1 = a . b)

2.1.3. Partie test:


Est commencé par le mot clé TEST_VECTORS ; l’utilisateur vérifie avec des exemples de
valeurs données aux entrées les états des sorties et s’assure du bon fonctionnement du
programme ;
Exemple : TEST_VECTORS
( [ a, b, c, d] => [s1, s2] ) // Variables d’entrée et variables de sortie
( [ 0, 1, 0, 1] => [ 1, 1 ] ) // Les sorties sont toutes à 1 pour la combinaison 0101 des
entrées
( [ 1, 0, 1, 0] => [ 0, 0 ] ) // Les sorties sont à zéro pour la combinaison 1010 des
entrées.
2.1.4. Partie description logique:
C’est dans cette partie qui est décrite la fonction à programmer, la description peut se faire
de plusieurs moyens (équations, table de vérité, diagramme d’état…)
2.2. Description par équations :
Elle est annoncée par le mot clé EQUATIONS, elle décrit les relations liant les sorties aux
entrées ; ces relations peuvent être des fonctions logiques, arithmétiques ou relationnelles :
Le langage ABEL met à la disposition de l’utilisateur un jeu d’opérateurs complet en voici les
détails :
Opérateurs logiques Opérateurs arithmétiques Opérateurs relationnels
+ : Addition == : Test d’égalité
! : Complément - : Soustraction != : Test différent
# : OU * : Multiplication < : Test inférieur
& : ET / : Division entière > : Test supérieur
$ : OU exclusif % : Reste de la division entière <= : Test inférieur ou égal
<< : Décalage à gauche >= : Test supérieur ou égal
>> : Décalage à droite

Pour travailler avec les nombres, ABEL précise la base du système de numération adoptée
en utilisant les symboles suivants :
Nombre binaire : (^b) exemple : ^b1001
Nombre octal : (^o) exemple : ^o 45
Nombre hexadécimal : (^h) exemple : ^h FA
Nombre décimal : (^d) ou rien exemple : ^ 95
1-Exemple :
EQUATIONS
S1 = a & ! b & ! c # ! a & b & c
S2 = ! (a # b & c)
L = A1==B1
Pour des opérations sur plusieurs bits on déclare le type ensemble ou groupe pour faciliter
l’écriture des équations:
2- Exemple :
Déclarations

___________________________________________________________________________
Page : 120 / 139
2STE
L.T.Laayoune

A3,A2,A1,A0 pin ;
S3,S2,S1,S0 pin istype ‘com’
S=[S3,S2,S1,S0] // déclaration du groupe S de 4 bits
A=[A3,A2,A1,A0] // et du groupe A
Equations
A= S<<1 //décalage à gauche de 1 bit: A3=S2 A2=S1 A1=S0 A0=0
S= A & [0,1,0,0] // masque (test du bit A2 ) : S=[0,A2,0,0]
3- Exemple :
Étude d’un comparateur binaire 8 bits :
A = [A7..A0] ; B = [B7..B0];
!S,!I,!E pin istype ‘com’ // déclaration des sorties du comparateur actives à l’état bas
Equations
!S= A>B; // S passe à 0 si les nombres A > B
!I = A<B; // I passe à 0 si les nombres A < B
!E= A=B; // S passe à 0 si les nombres A et B sont égaux
2.3. Description par table de vérité :
Commencée par le mot Truth_Table suivi des nombres de variables d’entrée et de sortie, on
établit juste après la table de vérité en respectant les dispositions des variables d’entrée et de
sortie comme le montre l’exemple suivant :
Exemple : Décodeur BCD 7 segments :
N = [A3,A2,A1,A0]
Truth_table ( N -> [a,b,c,d,e,f,g])
0 -> [1,1,1,1,1,1,0] ; // affichage du 0 dans le cas d’un afficheur cathode commune
1 -> [0,1,1,0,0,0,0] ; //affichage du 1 dans le cas d’un afficheur cathode commune
2 -> [1,1,0,1,1,0,1] ; //affichage du 2 dans le cas d’un afficheur cathode commune
3 -> [1,1,1,1,0,0,1] ; //affichage du 3 dans le cas d’un afficheur cathode commune
4 -> [0,1,1,0,0,1,1] ; //affichage du 4 dans le cas d’un afficheur cathode commune
5 -> [1,0,1,1,0,1,1] ; // affichage du 5 dans le cas d’un afficheur cathode commune
6 -> [1,0,1,1,1,1,1] ; //affichage du 6 dans le cas d’un afficheur cathode commune
7 -> [1,1,1,0,0,0,0] ; //affichage du 7 dans le cas d’un afficheur cathode commune
8 -> [1,1,1,1,1,1,1] ; // affichage du 8 dans le cas d’un afficheur cathode commune
9 -> [1,1,1,1,0,1,1] ; // affichage du 9 dans le cas d’un afficheur cathode commune
2.4. Description par diagramme d’état:
Le diagramme d’état est souvent avantagé dans le cas des machines séquentielles
dont le fonctionnement est décrit par l’enchaînement séquentiel des états de sortie.

Etat A Etat B Etat M


Qn…Q1 Qn…Q1 Qn…Q1

Format du diagramme :
QSTATE = [Qn …Q1] ;
A = [Qn …Q1] ;
B = [Qn …Q1] ;
..
M = [Qn …Q1] ;
Instruction GOTO : (aller à)

___________________________________________________________________________
Page : 121 / 139
2STE
L.T.Laayoune

Utilisée pour les transition d’état inconditionnelles. GOTO peut être utilisée si
l’état présent n’offre qu’un seul état suivant.
Exemple : Conception d’un compteur modulo 4. par le GAL P16V8.

Compteur R GAL 16V8


H

14 15 2 1

Q1 Q0 Q0 Q1
R H
Constantes spéciales et extensions :

Constantes
.C. entrée d'horloge bas-haut-bas (monostable)
.K. entrée d'horloge haut-bas-haut (monostable)
.U. front montant d'une entrée horloge
.D. front descendant d'une entrée horloge
.X. valeur indéterminée à calculer
.Z. valeur trois état
.P. préchargement dans un registre

extensions
.clk entrée d'horloge pour bascule
.AR reset asynchrone de la bascule
.AP preset asynchrone de la bascule

Diagramme d’état:
Etat B
[Q1, Q0] =
[0,1]
Etat A
[Q1, Q0] = Etat C
[0,0]
[Q1, Q0] =
[1,0]
Etat D
[Q1, Q0] =
[1,1]

MODULE Compteur
TITLE ‘Compteur modulo 4'
Compteur device ‘P16V8’

___________________________________________________________________________
Page : 122 / 139
2STE
L.T.Laayoune

DECLARATIONS
H, R pin 1, 2 ; // Variables d'entrée
Q0, Q1 pin 14, 15 Istype 'reg, buffer '; // Variables sortie
EQUATIONS
[Q1, Q0].clk : = H ;
[Q1, Q0].AR : = ! R;
QSTATE = [Q1, Q0] ;
A = [0, 0] ;
B = [0, 1] ;
C = [1, 0];
D = [1, 1];
STATE_DIAGRAM QSTATE
State A: GOTO B;
State B: GOTO C;
State C: GOTO D;
State D: GOTO A;
TEST_VECTORS ([R, H,] -> [Q1, Q0])
[0, .X.] -> [0, 0] ;
[1, . C.] -> [0, 1] ;
[1, . C.] -> [1, 0] ;
[1, . C.] -> [1, 1] ;
[1, . C.] -> [0, 0] ;
END Compteur

___________________________________________________________________________
Page : 123 / 139
2STE
L.T.Laayoune

 LES RESEAUX 127


 Réseau de Terrain MODBUS 137
 Interface série RS232 139

___________________________________________________________________________
Page : 124 / 139
2STE
L.T.Laayoune

LES RESEAUX

I - Généralité sur les réseaux informatiques : 127


1.1 Définition : 127
1.2. Les Catégorie de Réseaux : 127
Réseaux locaux (LAN : Local Area Network) : 127
Réseaux métropolitains (MAN : Metropolitain Area Network) : 127
Réseaux étendus (WAN : Wide Area Network) : 127
1.3. Les Topologies Physiques : 127
Topologie en bus : 127
Topologie en étoile : 128
Topologie en anneau : 128
Topologie en maille: 128
Comparaison: 128
1.4. Les Topologies Logiques (ou mécanisme d’accès au medium) : 128
CSMA/CD :( Carrier Sense Multiple Access/Collision Detection) : 129
Token Ring (Le jeton): 129

II - Quelques notions et termes utilisés: 130


2.1. Les types de transmission : 130
2.2. La bande passante : 130
2.3. Le débit : 130
2.4. ETTD: 130
2.5. ETCD ou DCE: 130
2.6. Protocole : 130
2.7. La synchronisation : 130
Mode asynchrone : 130
Mode synchrone: 130
2.8. Modes d’exploitation d’un canal : 131

III - Réseau avec serveur dédie/serveur non dédie : 131


3.1. Le Réseau Poste à Poste : 131
3.2. Le Réseau avec Serveur Dédie : 131

IV - Les réseaux d’entreprise : 132


4.1. Aspect matériel : 132
4.1.1. Câbles réseaux : 132
4.1.2. La carte réseau : 133
4.1.3. Le HUB et SWITCH : 133
4.1.4. Le routeur : 134
4.2. Aspect logiciel: 134
4.2.1. Adressage IP : 134
4.2.2. Partage des ressources : 135
4.2.3. Utilisation des ressources partagées : 136

___________________________________________________________________________
Page : 125 / 139
2STE
L.T.Laayoune

Réseau de Terrain MODBUS

I- Réseau de Terrain MODBUS: 137


1.1. Définition : 137
1.2. Format de la Trame : 137
1.3. Remarques : 137
II- Réseau de Terrain MODBUS: 137
2.1. Définition : 138
2.1. Support de transmission : 138

Interface série RS232

1. Définition : 139
2. Principe : 139
3. Exemple : 139
4. Parité : 139
5. Intérêt de la communication série : 139

___________________________________________________________________________
Page : 126 / 139
2STE
L.T.Laayoune

LES RESEAUX
_____________
I. Généralité sur les réseaux informatiques :
1.1 Définition :
Un réseau est un ensemble d’objets connectés entre eux. Il permet de faire circuler un
certain nombre d’information entre ces objets selon des règles bien définies. Un réseau permet
de partager des informations ou des applications, la communication entre personnes ou entre
processus…
Pour communiquer entre eux, les réseaux utilisent des règles, l’ensemble de ces règles est
appelé le protocole de communication.
Il existe 3 grands types de réseaux :
• Les réseaux informatiques ou réseaux d’entreprises (Ethernet)
• Les réseaux de terrain (CAN).
• Les réseaux capteurs actionneurs.
1.2. Les Catégorie de Réseaux :
Les réseaux peuvent être répartis selon la distance couverte en trois grandes catégories :
a. Réseaux locaux (LAN : Local Area Network) :
Ils correspondent à des réseaux limités en distance car ils permettent le transport des
données sur la distance d’un immeuble.
b. Réseaux métropolitains (MAN : Metropolitain Area Network) :
Ils correspondent à une interconnexion de plusieurs bâtiments situés dans une même ville et
peuvent constituer des réseaux locaux entre eux.
c. Réseaux étendus (WAN : Wide Area Network) :
Ils sont destinés à transporter des données à l’échelle d’un pays. Le réseau est soit terrestre
et utilise des équipements au niveau du sol, soit satellite et utilise des équipements spatiaux.
1.3. Les Topologies Physiques :
C’est la façon dont les ordinateurs sont matériellement interconnectés, on trouve en
général 4 typologies :
• Topologie en bus
• Topologie en étoile
• Topologie en anneau
• Topologie en maille
a. Topologie en bus :

Très simple, les stations sont directement reliées à un câble (média) dont chaque
extrémité est terminée par un bouchon ou terminateur. Les différents éléments du réseau sont
montés en série.
Le bouchon de terminaison empêche le signal de rebondir en l’absorbant.
Sans bouchon de terminaison, le signal retourne sur le média en créant des parasites.
___________________________________________________________________________
Page : 127 / 139
2STE
L.T.Laayoune

b. Topologie en étoile :

Les stations sont reliées à un


Concentrateur ou HUB situé
au centre du réseau
Les câbles de connexion
vont d’un nœud vers les
stations.

c. Topologie en anneau :

Les stations sont reliées à un MAU


(Multi station Access Unit) situé au
centre du réseau qui va gérer les
communications entre postes d’une façon
différente d’un concentrateur.
Les différents éléments du réseau sont
montés en série sur une bande fermée.

d. Topologie en maille:

Dans le maillage l’interconnexion est


totale ce qui assure une fiabilité optimale
du réseau, par contre c’est une solution
coûteuse en câblage physique.

e. Comparaison:
Topologie Avantages Inconvénients

 Facile à installer.  Difficulté de localisation des


BUS  Un seul câble pour l’ensemble. pannes.
 Branchement de nouveaux nœuds  En cas de rupture, le réseau entier
sans perturbation du réseau. s’arrête.
 Toute panne au niveau d’un
ANNEAU élément ou coupure de câble bloque
 Un seul câble. le réseau.
 Le temps de réponse se dégrade à
l’ajout d’un nouveau nœud.
ETOILE  Facilité de localisation des pannes.  Il y’a autant de câbles que
 Possibilité d’extension : les nœuds d’équipements, cela peut coûter
s’y ajoutent facilement. cher pour des nœuds éloignés.
1.4. Les Topologies Logiques (ou mécanisme d’accès au medium) :
La topologie logique décrit la façon dont les signaux sont transmis d’une machine à
l’autre. Quand le signal est envoyé, il passe chez tous les récepteurs. Il sera intercepté par le

___________________________________________________________________________
Page : 128 / 139
2STE
L.T.Laayoune

récepteur concerné grâce aux adresses de l’émetteur et du récepteur.


Une méthode d’accès détermine la façon avec laquelle se déroule la communication entre les
nœuds du réseau. Elle limite les conflits, elle constitue la trame, elle détermine la façon
d’accéder au câble et contrôle cet accès.
a. CSMA/CD :( Carrier Sense Multiple Access/Collision Detection) :

Noeuds

Collision
Toute information envoyée par un nœud atteindra tous les autres nœuds du réseau.
Chaque nœud a une adresse unique. Il reste constamment en écoute du câble pour détecter les
signaux qui passent sur le réseau. Au passage d’un signal, il vérifie si l’adresse destinataire est
son adresse. Si c’est le cas, il prend le message et le lit, sinon il le néglige.
Si un nœud veut émettre, il doit s’assurer qu’il n’y a aucun message sur le câble. Il peut
arriver que deux nœuds émettent en même temps, il y aura alors une collision qui sera
entendue par l’ensemble des nœuds du réseau. L’émission sera reprise après un temps
aléatoire qui, en général, n’est jamais le même. Ce temps aléatoire fait de CSMA/CD une
méthode non déterministe. Plus le nombre de collisions est élevé, plus le débit des
communications ralentit. La méthode CSMA/CD a été adoptée par un standard qui s’appelle
ETHERNET. La topologie Ethernet s’applique aux réseaux en BUS ou en ETOILE.
b. Token Ring (Le jeton): Jeton

Noeuds

Un jeton est un signal qui circule constamment sur le réseau, de poste en poste.
Lorsqu’une station désire émettre, elle doit attendre de recevoir le jeton dans un état libre. Elle
le charge avec les informations, le marque occupé et elle le renvoie sur le réseau à la station
suivante. Cette station vérifie le message, trouve que c’est occupé, contrôle si il lui est destiné.
Si c’est le cas, elle lit les informations, rajoute une indication qui va informer la station
expéditrice que son message a été reçu. Si, par contre, le message ne lui est pas destiné, elle le
réécrit et le laisse passer à la station à côté.
Ce travail se refait par chaque station jusqu’à ce que le jeton arrive à la station émettrice qui
vérifie si le message a été reçu. Si c’est le cas, elle libère le jeton et le renvoie sur le câble.
La méthode d’accès à jeton a été adoptée par le standard TOKEN-RING.
La topologie Token Ring s’applique aux réseaux en ANNEAU.

___________________________________________________________________________
Page : 129 / 139
2STE
L.T.Laayoune

II. Quelques notions et termes utilisés:


2.1. Les types de transmission : Ils sont au nombre de deux
• Numérique (signal carré)

Varie toujours entre deux valeurs de tension ;


Il est clair, facile à représenter et résiste aux perturbations de la ligne.
• Analogique (Sinusoïdal)

Pour atteindre une valeur spécifique, le signal passe par un ensemble de valeurs (se présente
sous forme de variations pouvant prendre plusieurs valeurs entre deux instants).
2.2. La bande passante : C’est la gamme de fréquence que laisse passer un canal de
transmission sans déformation. C’est la différence entre la plus haute et la plus basse
fréquence que laisse passer le canal (propagation). Cette bande passante dépend des
caractéristiques physiques des canaux (matière, dimension, longueur) et de l’environnement
susceptible de la perturber.
2.3. Le débit : C’est la quantité d’informations transportée pendant un temps donné. Il
s’exprime en bits par seconde.
2.4. ETTD (Equipement Terminal de Traitement des Données) :
Selon les définitions officielles données par le CCITT (Comité Consultatif International
Téléphonique et Télégraphique), devenu récemment ITU (International Télécommunication
Union), la transmission suppose une source de données et un récepteur de données
communiquant à travers un canal de transmission. Source et récepteur sont des terminaux
officiellement appelés ETTD (exemple : ordinateur)
2.5. ETCD: Equipement Terminal de Circuit de Données ou DCE Data Circuit Equipment:
La connexion des terminaux (ETTD) au canal nécessite généralement une adaptation qui
sera réalisée par un ETCD. Les ETCD permettent d’adapter le flux de données aux conditions
de la ligne et de faire les transformations : Analogique Numérique

ETTD ETCD ETCD ETTD


Canal
2.6. Protocole :
Pour qu’une transmission se déroule convenablement entre deux éléments, il faut que les
composantes de la chaîne (ETTDs, ETCDs, canal) suivent les procédures et les conventions
qui constitueront la grammaire du dialogue. Ce sont ces conventions que l’on appelle
protocole. Un Protocole est un Ensemble de règles à suivre pour permettre un échange entre 2
ordinateurs. Ces règles régissent le contenu, le format, la synchronisation, la mise en séquence
et le contrôle des erreurs des messages échangés entre les périphériques du réseau.
2.7. La synchronisation : Il existe deux modes de transmission de données sur un canal :
• Mode asynchrone : dans ce mode, il n’y a pas de relation entre l’émetteur et le
récepteur ; les bits du même caractère sont entourés de signaux, l’un indiquant le début du
caractère, l’autre la fin (les bits Start - Stop)
Start Start

Start Stop Stop

• Mode synchrone: L’émetteur et le récepteur se mettent d’accord sur un intervalle et qui


se répète sans arrêt dans le temps. Les bits d’un caractère sont envoyés les uns derrière les
autres et sont reconnus grâce aux intervalles de temps.

___________________________________________________________________________
Page : 130 / 139
2STE
L.T.Laayoune

2.8. Modes d’exploitation d’un canal :


Le transport d’information peut se faire selon trois modes :
• Simplex : les données sont transmises dans un seul sens. Ce mode est utilisé dans les
systèmes où le récepteur n’a jamais besoin d’émettre. (exemple : télévision, radio)
• Semi -duplex (half duplex) : la transmission est possible dans les deux sens mais pas
simultanément. Le support physique est commun entre l’émetteur et le récepteur mais ne
possède pas de largeur de bande passante suffisante pour faire passer deux signaux en même
temps. (exemple talkie-walkie, fax). On appelle également ce mode le mode bidirectionnel à
l’alternatif
• Duplex intégral (full duplex) : les données peuvent être émises et reçues
simultanément dans les deux sens. (exemple : le téléphone.)
III. Réseau avec serveur dédie/serveur non dédie :
3.1. Le Réseau Poste à Poste :
Chaque poste peut mettre ses ressources à la disposition du réseau ; il joue le rôle de
SERVEUR et bénéficier des ressources des autres postes ; il est alors CLIENT.

Clients et
Serveur Imprimante
partagée

3.2. Le Réseau avec Serveur Dédie :


Le terme serveur fait référence à tout processus qui reçoit une demande de service venant
d'un client via le réseau, traite cette demande et renvoie le résultat au demandeur (le client).

SERVEUR
Imprimante
SERVEUR

CLIENTS

Le Client/Serveur exige un système d’exploitation réseau qui permet à l’administrateur -1


seul par réseau - de gérer de façon centrale toutes les composantes du réseau :
• Configuration des stations
• Définition des comptes et des groupes d’utilisateurs
• Permissions accordées aux groupes et aux utilisateurs

___________________________________________________________________________
Page : 131 / 139
2STE
L.T.Laayoune

IV. Les réseaux d’entreprise :


Ce type de réseau permet d’interconnecter des ordinateurs ou du matériel équipé de carte
réseau.
4.1. Aspect matériel :
4.1.1. Câbles réseaux :
Les médias sont les supports physiques de la transmission utilisés dans le réseau. Ils
servent à lier et à mettre en contact l’ensemble des nœuds avec le réseau. On appelle nœud
tout point de connexion d’un élément d’émission ou de réception au réseau.
La liaison entre le média et l’ordinateur (le nœud) se fait en général par des connecteurs.
Le câble c'est le support permettant de relier les ordinateurs entre eux. Les principaux
supports physiques utilisés dans es réseaux locaux sont les suivants: le câble coaxial, la paire
torsadée et la fibre optique.
a- Le câble coaxial :
Ce support est constitué de 2 conducteurs cylindriques de même axe séparés par un isolant.

LA TOPOLOGIE EN BUS ou 10BASE2 Connecteur


BNC (Britsh Naval Connector)
• Débit : 10 Mbits/s
• Longueur : 185 m max
• Sensible aux perturbations électromagnétiques
b- Le câble paire torsadée : (Unshielded Twisted Pair)
Ce support est constitué de quatre paires de fils conducteurs recouverts d’un isolant et
torsadés deux à deux pour mieux résister aux perturbations.

LA TOPOLOGIE EN ETOILE 100BaseTX


Connecteur
Prise RJ45
• Débit : 10 Mbits/s
• Longueur : 100 m max
• Sensible aux perturbations électromagnétiques
c- La fibre optique : (signal lumineux, passe rapidement)
Elle est constituée de deux fibres en verre entourées chacune d’une gaine. Chaque gaine
est entourée de fibres en Kevler (revêtement qui assure la rigidité du câble).
___________________________________________________________________________
Page : 132 / 139
2STE
L.T.Laayoune

• Débit : 155 Mbits/s à 10 Gb/s


• Longueur : pas de max
• Insensible aux perturbations électromagnétiques
• Connecteur : ST

4.1.2. La carte réseau :

Il s'agit d'une carte connectée sur la carte


mère de l'ordinateur et permettant de l'interfacer
au support physique, c'est-à-dire aux lignes
physiques permettant de transmettre
l'information.

4.1.3. Le HUB et SWITCH :


a- HUB : Les machines sont reliées individuellement aux entrées d’un concentrateur appelé
HUB. Les trames envoyées à destination d’une machine sont en effet reçues par toutes les
machines.

Emetteur

Récepteur

b- SWITCH : Les machines sont reliées individuellement aux entrées d’un concentrateur –
commutateur appelé SWITCH. Les trames envoyées sont aiguillées directement à la
machine destinatrice.

Emetteur

Récepteur

___________________________________________________________________________
Page : 133 / 139
2STE
L.T.Laayoune

4.1.4. Le routeur :
Le routage est la technique qui permet d’échanger des informations d’un poste d’un réseau
vers un autre poste situé sur un autre réseau. Le routage fait appel à un équipement
matériel spécifique. Le routeur comporte trois fonctions principales
• Permettre la communication entre des machines n’appartenant pas au même réseau.
• Offrir un accès Internet à des utilisateurs d’ordinateur en réseau local.
• Il comporte généralement un système de filtrage des paquets IP qui bloque les accès
non autorisés à un réseau, ce système s’appelle un pare-feu (firewall)
La constitution d’un réseau privé (LAN, MAN ou WAN) constitue un INTRANET.
Si une entreprise autorise ses partenaires à utiliser en partie son Intranet alors elle crée un
EXTRANET.
La communication a lieu via INTERNET: un ensemble de réseaux privés reliés les uns aux
autres.
Réseau 1 Réseau 2

INTERNET

Routeur Routeur

4.2. Aspect logiciel:


4.2.1. Adressage IP :
La communication entre les machines dans un réseau local s’établit grâce à un protocole
qui garantit un acheminement fiable des données.
Le protocole TCP/IP = Transport Control Protocol / Internet Protocol reste le plus utilisé
dans les réseaux locaux. C’est le protocole aussi utilisé sur l’Internet.
Les données émises par une station sont découpées en paquets ce qui permet un meilleur
trafic. Pour établir une communication sur un réseau local il y a 2 paramètres essentiels :
• L’adresse IP
• Le masque de sous réseau
a- L’adresse IP sur un réseau local :
Il s’agit de l’adresse de l’ordinateur sur le réseau, elle est formée de 32 bits et doit être
unique sur le réseau local. Une adresse IP est formée de 2 parties : l’identificateur réseau et
l’identificateur machine.
Exemple : Identificateur réseau : 192.168.126.0
192.168.126.122 Identificateur machine : 122
Pour un réseau local on peut choisir cette adresse dans un certain nombre de plage appelé
___________________________________________________________________________
Page : 134 / 139
2STE
L.T.Laayoune

classe de réseau. Ces adresses sont dites publiques car tout le monde peut les utiliser à souhait
au sein d’un réseau local. On choisira entre ces 3 classes suivant l’importance du réseau.

Nombre de Nombre de
Classe réseaux machines Adresse IP
possibles adressables

A 1 16777214 00001010 xxxxxxxx.xxxxxxxx.xxxxxxxx


ID réseau ID machine

B 16 65534 10101100.0001xxxx xxxxxxxx.xxxxxxxx


ID réseau ID machine
C 256 254 11000000 10101000 xxxxxxxx xxxxxxxx
ID réseau ID
machine
b- Le masque de sous réseau:
Un masque de sous réseau permet de connaître le réseau auquel appartient une machine
ce qui va permettre de diriger l’information. Les masques de sous réseau sont les plus souvent
les suivants :

Masque de sous
Classe réseau associé Equivalent binaire

A 255.0.0.0 11111111.00000000.00000000.00000000
B 255.255.0.0 11111111.11111111.00000000.00000000
C 255.255.255.0 11111111.11111111.11111111.00000000

Exemple : Soit la machine 192.168.12.1 avec le masque 255.255.255.0

Adresse machine 192.168.12.1 11000000.10101000.00001100.00000001


Masque de sous réseau 255.255.255.0 11111111.11111111.11111111.00000000
Application d’un et logique 192.168.12.0 11000000.10101000.00001100.00000000

Apres l’application du masque, le résultat est 192.168.12.0. Cette opération permet


d’obtenir l’identificateur réseau
Exemple : soient 2 machines désirant communiquer :
• La machine 1 a pour IP 192.168.66.200
• La machine 2 a pour IP 192.168.66.17
Comme il s’agit de réseau de classe C, le masque aura pour valeur 255.255.255.0

Machine 1 Machine 2
Adresse IP 192.59.66.200 192.59.66.17
Masque de sous réseau 255.255.255.0 255.255.255.0
Résultas de l’application du masque 192.59.66.0 192.59.66.0

L’application du masque sur les 2 adresses IP donne le même résultat, les 2 machines
appartiennent au même réseau, elles peuvent donc communiquer directement sans passer par l
le routeur.

___________________________________________________________________________
Page : 135 / 139
2STE
L.T.Laayoune

4.2.2. Partage des ressources :


L'utilisation d'un réseau est extrêmement
simple. Il vous suffit simplement de partager
les dossiers et les imprimantes que vous voulez
voir accessibles aux autres utilisateurs du
réseau.
• En pratique, vous n'avez qu'à vous "balader"
dans l'explorateur Windows, cliquer avec le
bouton droit sur le dossier que vous voulez
partager et choisir 'partager...'. Dans la boite de
dialogue qui suit, vous pouvez saisir le nom de
partage de la ressource ainsi que des
permissions basiques.
• La marche à suivre est sensiblement la même
pour le partage d'une imprimante à partir du
dossier imprimantes.
4.2.3. Utilisation des ressources partagées :
Après l'installation d'un système de réseau, il y a apparition d'un nouvel icône sur votre
bureau : le voisinage réseau. Un double-clic sur cet icône vous montre tous les ordinateurs de
votre groupe de travail actuellement connectés.

Un double-clic sur un ordinateur vous permet d'accéder à ses ressources partagées (dossiers
et imprimantes) de la même façon que vous accédez aux vôtres.

Pour imprimer sur une imprimante du réseau, il vous faut d'abord l'installer chez vous. Le
plus simple pour cela est de cliquer avec le bouton droit sur l'imprimante partagée de
l'ordinateur distant, et faire 'installer...'.

___________________________________________________________________________
Page : 136 / 139
2STE
L.T.Laayoune

Réseau de Terrain MODBUS


_________________________
I. Réseau de Terrain MODBUS
1.1. Définition :
Le protocole Modbus est un protocole de dialogue basé sur une structure hiérarchisée
entre un maître et plusieurs esclaves.
Une liaison multipoints RS-485 relie maître et esclaves.

1.2. Format de la Trame :


Le format des échanges est le suivant:
• 9600 ou 19200 bits / seconde.
• 8 bits, sans parité, 1 stop.
Deux types de dialogue sont alors possibles:
• le maître parle à un esclave et attend sa réponse.
• le maître parle à l'ensemble des esclaves, sans attente de réponse (diffusion générale).
Les échanges sont donc du type half-duplex. Il ne peut y avoir sur la ligne qu'un seul
équipement en train d'émettre. Aucun esclave ne peut envoyer un message sans une demande
préalable du maître. Le dialogue entre les esclaves est impossible.
Le maître envoie un message constitué de la façon suivante:
• adresse de l'esclave concerné, pour établir la liaison avec lui,
• instruction,
• donnée,
• contrôle, calculé sur l'ensemble du message et destiné à assurer l'intégrité de l'échange.
• La détection de fin de message est réalisée sur un silence de plus de 2 caractères.
L'esclave répond par un message du même type :
L'adresse de l'esclave est un numéro compris entre 1 et 31 codé sur 1 octet. Le numéro 0
indique que tous les esclaves sont concernés (diffusion générale).
L'instruction est codée sur 1 octet. Par exemple, le code 03 envoyé vers un ATV-28,
correspond à une demande de lecture de N mots.
La donnée peut être composée de plusieurs mots, par exemple, adresse du premier mot (2
octets), puis nombre de mots (2 octets).
Le contrôle appelé CRC (Cyclical Redundancy Check), codé sur 2 octets, est calculé par
l'émetteur avant d'être transmis. Le récepteur calcule aussi le CRC et le compare avec le CRC
reçu: des valeurs différentes indiquent une erreur dans la transmission du message.
Exemple: Lecture par le maître des mots W450 à W456 sur un ATV-28 (esclave n°2). Cette
requête comporte 8 octets:
02 03 01 C2 00 07 XX XX
instruction
n° de l'esclave de lecture 450 est converti en code hexadécimal 7 mots Valeur du CRC
de N mots

___________________________________________________________________________
Page : 137 / 139
2STE
L.T.Laayoune

1.3. Remarques :
1- Le protocole Modbus est très utilisé pour les communications des automates
programmables industriels et des variateurs de vitesse des moteurs électriques.
2- Avant et après chaque message, il doit y avoir un silence équivalent à 3,5 fois le temps
de transmission d’un mot.
3-L’ensemble du message doit être transmis de manière continue. Si un silence de plus de
1,5 fois le temps de transmission d’un mot intervient en cours de transmission, le destinataire
du message considérera que la prochaine information qu’il recevra sera l’adresse du début
d’un nouveau message.
II. La liaison RS-485 :
2.1. Définition :
C’est une liaison série, de type asynchrone, différentielle qui permet un débit élevé -
jusqu'à 10 Mégabits/seconde- sur une distance importante -jusqu'à 1200m.Elle dispose de 2
bornes d'émission polarisées notées T (+), T (-) et de 2 bornes de réception polarisées notées
R (+), R (-).

2.2. Support de transmission :


Chaque octet composant un message est transmis en mode RTU de la manière
suivante :
• Sans contrôle de parité
Start Bit 0 Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Stop
• Avec contrôle de parité
Start Bit 0 Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Parité Stop

___________________________________________________________________________
Page : 138 / 139
2STE
L.T.Laayoune

Interface série RS232


_____________
I. Définition :
Une liaison série est une ligne où les bits d'information (1 ou 0) arrivent
successivement, soit à intervalles réguliers (transmission synchrone), soit à des intervalles
aléatoires, en groupe (transmission asynchrone)
La liaison RS232 est une liaison série asynchrone

II. Principe :
L'octet à transmettre est envoyé bit par bit (poids faible en premier) par l'émetteur
sur la ligne Tx, vers le récepteur (ligne Rx) qui le reconstitue. La vitesse de transmission de
l'émetteur doit être identique à la vitesse d'acquisition du récepteur. Ces vitesses sont
exprimées en BAUDS (1 baud correspond à 1 bit / seconde, dans notre cas). La transmission
étant du type asynchrone (pas d'horloge commune entre l'émetteur et le récepteur), des bits
supplémentaires sont indispensables au fonctionnement: bit de début de mot START, bit(s) de
fin de mot STOP. D'autre part, l'utilisation éventuelle d'un bit de PARITE, permet la
détection d'erreurs dans la transmission
III. Exemple :
Transmission du code $82 avec 1 bit de stop, sans bit de parité $82 donne 1000 0010

IV. Parité :
La parité est une technique qui permet de vérifier que le contenu d'un mot n'a pas été
changé accidentellement lors de sa transmission
L'émetteur compte le nombre de 1 dans le mot et met le bit de parité à 1 si le nombre trouvé
est impair, ce qui rend le total pair : c'est la parité paire
On peut aussi utiliser la parité impaire
Exemple: transmission de $82, puis $F1, avec parité paire et 2 bits de " stop "

V. Intérêt de la communication série :


• nombre de fils réduits: la communication la plus simple peut être faite sur 3 fils (Tx,
Rx et masse)
• communication sur de grandes distances à travers le réseau téléphonique, par
utilisation d'un MODEM (MODulateur-DEModulateur): Minitel, réseau INTERNET

___________________________________________________________________________
Page : 139 / 139