Contadores

Son circuitos secuenciales realizados en base a biestables pero también se

los encuentra integrados en un solo CI; se caracterizan porque en su salida
presentan el código binario del número de impulsos aplicados a su entrada
de reloj.
Sus aplicaciones son múltiples, en circuitos de relojes, frecuencímetros,
divisores de frecuencia, secuenciadores de control, temporizadores, etc.
El número máximo de estados del contador se conoce como “módulo del
contador”; en el caso de un contador binario de n biestables el módulo del
mismo será de 2n.

1.1.1. Tipos de contadores

Por la forma en que reciben el pulso de reloj pueden ser de dos tipos:
 Síncronos y
 Asíncronos

1.1.2. Contadores asíncronos

Son los que tienen una estructura más simple, constituidos por flip
flops tipo T conectados en cascada.
Por su conexión en cascada, los tiempos de retardo de los biestables
se suman determinando así el retardo total:
Tr = nTp
Donde: n = número de biestables
Tp = Tiempo de propagación de cada biestable.
La frecuencia máxima del contador será:
Fmax = 1/nTp

Por ejemplo veamos un contador de módulo 4, implementado con un

CI 7473 que contiene dos flip flops J – K:

1
 Tabla de verdad:
CK Q 1 Q0 Estados
- 0 0 E
0

 0 1 E
1

 1 0 E
2

 1 1 E
3

Diagrama de tiempos:

Observando la forma de onda se pude ver que también realiza la división de

frecuencia en dos por cada biestable que pasa.

A continuación veamos otro ejemplo de contador asincrónico módulo 16,

para lo que utilizaremos dos CIs dobles SN74HC73:

2
Diagrama de tiempos:

1.1.3. Contadores asíncronos de módulo diferente a 2n

La única variante consiste en agregar un circuito lógico que al alcanzar
la cuenta máxima deseable, ponga el contador en el estado inicial,
para esto, generalmente se utilizan las entradas asincrónicas de Reset
y Preset de los biestables del contador.
Por ejemplo diseñemos un contador módulo 6 (que cuente del 1 al 6):
La señal de ajuste al valor inicial (utilizando las entradas asincrónicas
Reset y Preset) proviene de dos fuentes:
 Una generada el momento de encendido del circuito,
 Otra al alcanzar el valor superior del módulo de cuenta.

Para determinar el circuito lógico de reposición, se debe tomar en

cuenta que las señales de reinicio y la de rebasamiento deben ser de
nivel activo bajo y deberán satisfacer la siguiente tabla de verdad:

RC NAND SR
0 0 0
0 1 0
1 0 0
1 1 1

3
Tabla de estados:

CK Q2 Q1 Estados
Q0
- 0 0 0

 0 0 1 E
0

 0 1 0 E
1

 0 1 1 E
2

 1 0 0
E
3
 1 0 1
E
3
 1 1 0
E
3
1 1 1

Diagrama de tiempos:

4
1.1.4. Contador descendente
Para la cuenta descendente, bastará con conectar en cascada, la
salida complementada de cada flip flop con la entrada de reloj de la
etapa siguiente. Por ejemplo, veamos el siguiente contador
descendente módulo 8:

Diagrama de tiempos:

1.1.5. Contador reversible creciente / decreciente (up/down)

Este contador se consigue, agregando a la entrada de reloj del flip flop
de la etapa siguiente, un circuito lógico de selección entre la salida
directa o complementada del flip flop anterior para su conexión a dicha
entrada, tal como se ilustra en la siguiente figura:

5
 Por ejemplo tenemos el contador reversible módulo 8 siguiente:

Diagrama de tiempos:

6
1.1.6. Contadores síncronos
Se caracterizan porque todos los flip flops se sincronizan con la misma
señal de reloj, es decir que el retardo del contador es equivalente al
retardo del flip flop más lento.
Para su diseño, lo único que se toma en cuenta son los niveles lógicos
que deben tomar las entradas J y K de cada flip flop para que el
mismo adopte el estado siguiente previsto; por lo tanto, es necesario
tener presente el diagrama de transiciones de estado del tipo de flip
flop que se utiliza, en nuestro caso el flip flop JK:

Tabla de verdad
J K Qt+1
0 0 Qt
0 1 0
1 0 1
1 1 Qt
Diagrama de transiciones

1.1.6.1. Tabla de transiciones para el contador síncrono módulo 8:

Estado Estado
inicial siguiente J2 K2 J1 K1 J0 K0
(t) (t+1)
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 1 1 0 X 0 1 X X 1
1 1 0 1 1 1 X 0 X 0 1 X
1 1 1 0 0 0 X 1 X 1 X 1

7
 1.1.6.2. Tablas de Karnaugh
J2 J1 J0

Q2 Q1 Q1 Q2Q1 Q1 Q2 Q1 Q1
Q0 Q0 Q0
0 0 1 0 0 1 X X 1 X X 1
Q2 X X X X Q2 0 1 X X Q2 1 X X 1
Q0 Q0 Q0

K2 K1 K0
Q2Q1 Q1 Q2 Q1 Q1 Q2Q1 Q1
Q0 Q0 Q0
X X X X X X 1 0 X 1 1 X
Q2 0 0 1 0 Q2 X X 1 0 Q2 X 1 1 X
Q0 Q0 Q0
1.1.6.3. Funciones resultantes:

Primer flip – flop: J0 = 1; K0 = 1

Segundo flip – flop: J1 = Q0 ; K1 = Q0
Tercer flip – flop: J2 = K2 = Q0 Q1
En general, si el módulo del contador fuese mayor, sigue la misma secuencia:
Cuarto flip – flop: J3 = K3 = Q0 Q1Q2
Quinto flip – flop: J4 = K4 = Q0 Q1Q2Q3
Etc.

Circuito esquemático del contador síncrono módulo 8:

1.1.7. Contador síncrono decreciente

Aplicando exactamente el mismo método de diseño, se puede
demostrar que para que el contador síncrono sea decreciente, las

8
 funciones de excitación son exactamente las mismas pero
utilizando las salidas complementarias de los flip flops.
Por ejemplo el circuito decreciente correspondiente al anterior
será:

1.1.8. Contadores síncronos comerciales

En la práctica, podemos aprovechar los dispositivos de mediana escala
de integración que incluyen varios tipos de contadores como los
siguientes:
 Contador binario sincrónico de 4 bits 74LS193

Se caracteriza por tener entradas de carga paralela, denominadas “D0 a

D3”, para cada una de las etapas del contador; la carga se realiza cuando
se activa la entrada de carga paralela de nivel activo bajo “PL”. También
dispone de una entrada de reposición de nivel activo alto “MR”, es decir que
el contador funcionará mientras ésta entrada se mantenga en nivel bajo.

9
 Este contador reversible, contará hacia adelante cuando la señal de reloj se
alimente por la patilla “UP” y hacia atrás, cuando la señal de reloj se
alimente por la patilla “DN”.

Las salidas “Q0 a Q3” muestran el valor de la cuenta en binario, mientras

que las salidas “TCU y TCD”, de niveles activos bajos señalizan el
rebasamiento del contador hacia adelante o atrás respectivamente.

 Contador binario sincrónico de 4 bits 74LS163

Se caracteriza por tener entradas de carga paralela, denominadas “D0 a

D3”, para cada una de las etapas del contador; la carga se realiza cuando
se activa la entrada de carga paralela de nivel activo bajo “LOAD”. También
dispone de una entrada de reposición de nivel activo bajo “MR”, es decir
que el contador funcionará mientras ésta entrada se mantenga en nivel alto.

Dispone de dos entradas de habilitación “ENP y ENT” que deben estar en

su nivel activo alto simultáneamente para que el contador realice la cuenta
de los pulsos de reloj que se introducen por la patilla denominada “CLK”.

Las salidas “Q0 a Q3” muestran el valor de la cuenta en binario, mientras

que la salida “RCO”, señaliza el rebasamiento del contador.

10
Detalle interno del contador binario sincrónico de 4 bits 74LS163

11
Ejemplo de conexión del contador binario 74LS163 en modo libre

Ejemplos de conexión del contador binario 74LS163

Contador modulo 11 (5 al 15)

12
Contador modulo 11 (0 al 10)

Conexión en cascada del contador binario 74LS163

13
 Ejemplo de contador modulo 193(de 63 a 255)

 Contador binario síncrono ascendente/descendente 74LS169 de 4 bits

Contador binario modulo 8 con display de siete segmentos

14