Académique Documents
Professionnel Documents
Culture Documents
FLORIANÓPOLIS
2003
UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PÓS-GRADUAÇÃO
EM ENGENHARIA ELÉTRICA
Tese submetida à
Universidade Federal de Santa Catarina
como parte dos requisitos para a obtenção do grau de
Doutor em Engenharia Elétrica
‘Esta Tese foi julgada adequada para obtenção do Título de Doutor em Engenharia Elétrica, Área
de Concentração em Sistemas de Energia, e aprovada em sua forma final pelo Programa de Pós-
Graduação em Engenharia Elétrica da Universidade Federal de Santa Catarina.’
______________________________________
Prof. Hari Bruno Mohr, Dr.
Orientador
______________________________________
Prof. Jefferson Luiz Brum Marques, Ph.D.
Coordenador do Programa de Pós-Graduação em Engenharia Elétrica
Banca Examinadora:
__________________________________
Prof. Hari Bruno Mohr, Dr.
Presidente
______________________________________
Prof. Antônio Augusto Rodrigues Coelho, Dr.
Co-orientador
______________________________________
Prof. Walter Issamu Suemitsu, Dr.
______________________________________
Prof. Domingos Sávio Lyrio Simonetti, Dr.
______________________________________
Prof. Daniel Juan Pagano, Dr.
______________________________________
Prof. Ivo Barbi, Dr. Ing.
ii
“Aquele que tem ciência e arte, tem também religião;
O que não tem nenhuma delas, que tenha religião!”
iii
À Dora Maria, paciência, apoio, amizade, companheirismo, atenção e
pelo tempo infinitamente grande que se dedicou e apostou no meu sucesso, sem
você não teria dado tão certo.
iv
AGRADECIMENTOS
v
Aos grandes amigos pervões, José Augusto, Kefaz, Sérgio e Yales, pela
amizade, companheirismo, motivação, lazer, sugestões e vários encontros culturais que
compartilhamos ao longo dos anos.
Aos meus colegas e amigos do INEP: Clóvis Antônio Petry, Everton Luiz
Ferret, Marcello Mezaroba, Eduardo Félix Ribeiro Romaneli, Enio Roberto Ribeiro,
Falcondes José Mendes de Seixas, Rogers Demonti, Roger Gules, Demercil de Souza
Oliveira Júnior, Domingo Antonio Ruiz Caballero, René Pastor Torrico Bascopé, Grover
Victor Torrico Bascopé, Marcelo Lobo, Ivan Eidt Colling, Anderson Soares, Eduardo
Inácio Pereira, Ricardo Luiz Alves, Deivis Borgonovo, Carlos Henrique Illa Font, Wail
Metzker Pastorello Filho, Denise Gerardi, Fabiana Pöttker, Cícero Marcos Tavares Cruz,
Fabiana da Silveira Cavalcant, Jair Urbanetz Junior, Anis Cézar Chehab Neto, Alessandro
Luiz Batschauer, Mauro Tavares Peraça, Dirk Lindeke, Luiz Cláudio Souza dos Santos,
Claudenei Simão, Robson Luiz Cardoso e tantos outros, pelos vários momentos de ajuda,
trocas de idéias e informações.
Aos técnicos do INEP, Luis Marcelius Coelho, Antônio Luis Pacheco e Rafael
Carpes, sempre colaborando e ajudando a tornar concreto, digo, circuito impresso, as
nossa idéias de um dia ser Doutor.
vi
Resumo da Tese apresentada à UFSC como parte dos requisitos necessários para a
obtenção do grau de Doutor em Engenharia Elétrica.
vii
Abstract of Thesis presented to UFSC as a partial fulfillment of the
requirements for the degree of Doctor in Electrical Engineering.
viii
SUMÁRIO
CAPÍTULO 1
INTRODUÇÃO GERAL
CAPÍTULO 2
CONCEITOS BÁSICOS DE CONTROLE DIGITAL E DSP – ASPECTOS GERAIS
ix
CAPÍTULO 3
RETIFICADOR MONOFÁSICO DE TRÊS NÍVEIS
CAPÍTULO 4
TÉCNICA DE CONTROLE DIGITAL DO RETIFICADOR MONOFÁSICO
CAPÍTULO 5
IMPLEMENTAÇÃO DO PROTÓTIPO – RETIFICADOR MONOFÁSICO
x
5.4.1 CIRCUITO DO CONVERSOR _______________________________________________ 108
5.4.2 CIRCUITO DE INTERFACE _________________________________________________ 109
5.4.3 CIRCUITO DE COMANDO _________________________________________________ 111
5.4.4 CIRCUITO DO CONTROLADOR DSP ________________________________________ 112
5.5 RESULTADOS EXPERIMENTAIS ___________________________________________ 113
5.6 CONCLUSÃO _________________________________________________________ 125
CAPÍTULO 6
RETIFICADOR TRIFÁSICO DE TRÊS NÍVEIS
CAPÍTULO 7
TÉCNICA DE CONTROLE DIGITAL DO RETIFICADOR TRIFÁSICO DE TRÊS NÍVEIS
xi
CAPÍTULO 8
IMPLEMENTAÇÃO DO PROTÓTIPO – RETIFICADOR TRIFÁSICO
xii
LISTA DE SÍMBOLOS
Símbolos adotados
Símbolo Significado Unidade
η Rendimento %
β Relação entre a tensão de saída e a tensão de pico na entrada
∆IL Variação de corrente no indutor A
∆ILmax Variação máxima da corrente no indutor A
∆V0 Variação da tensão de saída V
ωZ Localização do zero do controlador PI rad/s
C0 Capacitância equivalente de saída F
C1,2 Capacitores de saída do retificador F
Ci(s) Função de transferência do controlador de corrente no domínio de s
Ci(z) Função de transferência do controlador de corrente no domínio de z
Cv(s) Função de transferência do controlador de tensão no domínio de s
D Razão cíclica
D1,2,3,4,5,6 Diodos do estágio de entrada dos conversores CA-CC
DB Diodo boost
f Freqüência Hz
fa Freqüência de amostragem Hz
fc Freqüência de cruzamento por zero Hz
fCLKin Freqüência do sinal de clock de entrada no DSP Hz
fr Freqüência da rede Hz
fs Freqüência de comutação Hz
GA/D Ganho do conversor analógico-digital
GF(s) Função de transferência do filtro antialiasing
GFTMFi Função de transferência de malha fechada da malha de corrente
Gi(s) Função de transferência da corrente do indutor pela razão cíclica no
domínio de s
Gi3Ø(s) Função de transferência da corrente do indutor pela razão cíclica no
domínio de s
GPWM Ganho do gerador PWM
Gsi Ganho do sensor de corrente
Gsv Ganho do sensor de tensão
Gv(s) Função de transferência da tensão de saída pela corrente do indutor
no domínio de s
Gv3Ø(s) Função de transferência da tensão de saída pela corrente do indutor
no domínio de s
HV Função de transferência de malha fechada da malha de corrente
I0 Corrente no ponto central de conexão dos capacitores A
IDB Corrente no diodo boost A
IDefT Corrente eficaz no diodo A
xiii
IDmed Corrente média no diodo A
IDmedT Corrente média total no diodo A
Iefmax Corrente eficaz máxima A
Iin Corrente de entrada no conversor A
IL Corrente no indutor de entrada A
IPmax Corrente de pico máxima A
IR,S,T Correntes de entrada do retificador trifásico A
IrefP Corrente de pico de referência A
Irmed Corrente média de referência A
IsefT Corrente eficaz no interruptor A
Ismed Corrente média no interruptor A
IsmedT Corrente média total no interruptor A
Ki Ganho do controlador da malha de corrente
Kv Ganho do controlador da malha de tensão
LR,LS e LT Indutores de entrada do retificar trifásico H
P0 Potência de saída W
Pin Potência de entrada W
R0 Resistência de carga Ω
S1, S2 e S3 Interruptores
SR1 e SR2 Interruptores tipo IGBT
SS1 e SS2 Interruptores tipo IGBT
ST1 e ST2 Interruptores tipo IGBT
Ta Período de amostragem s
tCK Metade do período do clock de entrada do ADMC401 s
Ts Período de comutação s
V0 Tensão de saída V
V01 e V02 Tensões de saída do conversor V
V10,V20 e V30 Tensões em relação ao ponto central do barramento de saída V
Vin Tensão de entrada V
VP Tensão de pico V
VR,VS e VT Tensões de fase V
Vref Tensão de referência V
Acrônimos e abreviaturas
Símbolo Significado
A/D Conversor analógico - digital
ADC0,1,...7 Registradores de dados do A/D
ADCIN00,…,15 Estradas analógicas multiplexadas do A/D
ADCXTRA Registrador de dados extra
ADMC331 Tipo de componente DSP da Analog Devices
ADMC401 Tipo de componente DSP da Analog Devices
ADSP-2100 Tipo de componente DSP da Analog Devices
xiv
ADSP-2171 Tipo de componente DSP da Analog Devices
AH, AL Par de sinais PWM de saída
ALU Unidade de lógica e aritmética
ASHAN Entrada do amplificador de Sample-and-hold A
AUX0,1 Saídas PWM auxiliar
BH, BL Par de sinais PWM de saída
BSHAN Entrada do amplificador de Sample-and-hold B
CA Corrente alternada
CC Corrente contínua
CCM Modo de Condução Contínua (Continuous Conduction Mode)
CH, CL Par de sinais PWM de saída
D/A Conversor Digital - Analógico
DSP Processador Digital de Sinais (Digital Signal Processor)
eZdspTM LF240 Kit de desenvolvimento
FTLAi,v Função de Transferência de Laço Aberto da malha de corrente ou tensão
IF1,IF2 e IF3 Conectores de interface (ADMC401 processor board)
IGBT Insulated Gate Bipolar Transistor
INEP Instituto de Eletrônica de Potência
LGR Lugar geométrico das raízes
MAC Unidade de multiplicação e acumulação
MIPS Milhões de instruções por segundo
PLL Phase Locked Loop
PWM Pulse Width Modulation
PWMCHA Registrador de controle da razão cíclica do canal A
PWMCHB Registrador de controle da razão cíclica do canal B
PWMCHC Registrador de controle da razão cíclica do canal C
PWMDT Registrador de controle do tempo morto
PWMPOL Pino de programação da polaridade do sinal PWM
PWMSYNC Sinal de saída sincronizado com o sinal PWM
PWMTM Registrador de controle período PWM
S/H Sample-and-hold
SHA e SHB Amplificador Sample-and-hold do A/D
SHIFTER Unidade de deslocamento
SPORT 0 Porta serial 0
SPORT 1 Porta serial 1
TDH Taxa de Distorção Harmônica
UFSC Universidade Federal de Santa Catarina
VCORE Tensão interna no sistema ADC do ADMC401
VIN0,1...,7 Pinos de entrada do conversor A/D
ZOH Retentor de ordem zero (Zero order holder)
xv
Símbolos usados nos diagramas de circuitos
Símbolo Significado
C Capacitor
D Diodo
J jump
L Indutor
R Resistor
S Interruptor controlado
Sub-índices empregados
Símbolo Significado
max Máximo valor da grandeza
min Mínimo valor da grandeza
ef Valor eficaz da grandeza
med Valor médio da grandeza
p-p Valor de pico a pico da grandeza
p Valor de pico da grandeza
xvi
CAPÍTULO 1
INTRODUÇÃO GERAL
1.1 INTRODUÇÃO
POTÊNCIA
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 5
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 6
_________________________________________________________________________
controle de máquinas;
fontes de alimentação com alta densidade de potência;
UPS (no-breaks);
sistemas eletrônicos para iluminação;
sistemas eletrônicos para o acionamento de motores elétricos;
unidades retificadoras para telecomunicações;
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 7
_________________________________________________________________________
carregadores de bateria;
estabilizadores de tensão;
sistemas eletrônicos para aquecimento resistivo e indutivo;
processamento de energia fotovoltaica.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 8
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 9
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 10
_________________________________________________________________________
LR S1
D1 D2 D3 DR1 DR2 +
VR
1 V01
S R1 S R2 C1 -
R01
LS S2
DS 1 DS 2
VS V01=V02=E
2 0
S S1 SS 2
LT S3
DT1 DT2 +
VT
3 V02
ST1 ST2 C2 -
R02
D4 D5 D6
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 11
_________________________________________________________________________
D3 D1 D2 R01
C1
S1 S2
L
Vin R02
D4 C2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 12
_________________________________________________________________________
Retificador 1 D3
C1
D1 D2
L
Vin
S1 S2
D4 C2
D3 D1 D2 R01 D3
C1 Retificador 2 C1
D1 D2
L
S1 S2 Vin
S1 S2
L
Vin R02
D4 C2 D4 C2
(a)
D3
Retificador 3 C1
D1 D2
L
Vin
S1 S2
D4 C2
(b)
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 1 13
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
CAPÍTULO 2
2.1 INTRODUÇÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 16
_________________________________________________________________________
z= eTS (2.1)
Isso significa que um pólo no plano s pode ser localizado no plano z por
meio da transformação (2.1). Uma vez que a variável complexa s tem uma parte
real σ e uma parte imaginária ω, tem-se:
s = σ + jω (2.2)
logo,
z = eTσ < 1
1 1
se este ponto se mover de -j ωs a j ωs no eixo jω , onde ωs é a freqüência de
2 2
amostragem, tem-se z = 1 , e o ângulo ∠z variando de -π a π no sentido anti-
1 3
horário do círculo unitário no plano z. Se esse ponto se movesse de j ωs a j ωs
2 2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 17
_________________________________________________________________________
isto é, seria mapeado sobre o círculo unitário. Então, se esse ponto variasse no eixo
jω do plano s de −∞ a ∞ , traçar-se-iam infinitos círculos unitários no plano z. A
partir dessa análise, fica claro que cada faixa de largura ωs no semiplano esquerdo
1 1
A faixa conhecida como primária estende-se de jω = -j ωs a j ωs , as
2 2
1
faixas complementares estão compreendidas nos seguintes intervalos: j ωs a
2
3 3 5 1 3 3 5
j ωs , j ωs a j ωs ,....e de -j ωs a -j ωs , -j ωs a -j ωs ,....
2 2 2 2 2 2 2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 18
_________________________________________________________________________
Plano s
jω
5
j ωs
Faixa 2 Plano z
Complementar
3
j ωs Im
Faixa 2
Complementar
1
j ωs 1
Faixa 2
Primária 0 0
1 σ Re
-j ωs
Faixa 2
Complementar
3
-j ωs
Faixa
2
Complementar
5
-j ωs
2
Plano s
Plano z
jω
1
j ωs Im
2
3 2
Faixa 2 3
1 1
-∞ Primária 0
σ 5 4
0
Re
4 5
1
-j ωs
2
Fig. 2.2 – Diagrama mostrando a correspondência entre a faixa primária no plano s e o círculo
unitário no plano z.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 19
_________________________________________________________________________
1+(T/2)w
z= (2.4)
1- (T/2)w
2 z -1
w= (2.5)
T z+1
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 20
_________________________________________________________________________
jω Im Im
1 b
j ωs Círculo Unitário
b 2
b c a c
c σ
a 0 d 0 Re
2 a 0 Re
-
T
1
-j ωs
d 2 d
2 ωT
v= tan (2.6)
T 2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 22
_________________________________________________________________________
1 - eTs
ZOH(s) = (2.7)
s
formado por degraus, conforme mostrado na Fig. 2.4. O atraso médio, ocasionado
por este efeito da amostragem, é de T/2 , onde T representa o período de
u u(kT)
u(t)
umédio (t)
1 2 3 4 5 6 7 8 9
kT
2/T
Gh (s) = (2.8)
s + 2/T
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 23
_________________________________________________________________________
ωT
δφ = - (2.9)
2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 24
_________________________________________________________________________
1
Sinal de 60 Hz
Sinal de 10 Hz
Amplitude 0.5
0.5
1
0 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.1
Tempo (s)
Amostragem em 50 Hz
Isso se traduz em maior eficiência por parte dos DSPs com relação a
famílias genéricas de microprocessadores, conferindo-lhes, assim, como resultado,
maior velocidade de processamento, rotinas menores e mais eficientes.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 25
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 26
_________________________________________________________________________
Desta forma, entre números grandes o incremento pode ser maior, mas
na representação entre números muito pequenos, empregam-se espaçamentos
pequenos. Esta flexibilidade em representar números pequenos e grandes é a
principal vantagem da utilização de números em ponto flutuante.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 27
_________________________________________________________________________
MSB LSB
15 14 13 12 ... 2 1
- (2) 2 2 2 2 2 20
Fig. 2.6 - Representação de um número binário inteiro no formato ponto–fixo com sinal.
MSB LSB
15 14 13 12 ... 2 1
2 2 2 2 2 2 20
Ponto Radix
Fig. 2.7 - Representação de um número binário inteiro no formato ponto–fixo sem sinal.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 28
_________________________________________________________________________
MSB LSB
12 11 10 ... 1 0 -1 -2
- (2) 2 2 2 2 2 2 2-3
Fig. 2.8 - Representação do número binário fracionário no formato ponto – fixo com sinal (13.3).
MSB LSB
212 211 210 ...
21 20 2 -1 2-2 2-3
Ponto Radix
Fig. 2.9 - Representação do número binário fracionário no formato ponto – fixo sem sinal (13.3).
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 29
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 30
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 32
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 33
_________________________________________________________________________
DSP
Aplicação Possibilidades Escolhido FABRICANTE
Retificador Monofásico ADMC 331/401, TMS320LF2407 ADMC 331 ANALOG DEVICES
Retificador Trifásico ADMC 401, TMS320LF2407 ADMC 401 ANALOG DEVICES
Filtro Ativo Paralelo ADMC 331/401, TMS320LF2407 TMS320LF2407 TEXAS INSTRUMENTS
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 34
_________________________________________________________________________
26 MIPS ponto–fixo;
Unidades computacionais independentes: ALU, Multiplicação,
Acumulação e Deslocamento;
Execução das Instruções em um único ciclo (38.5 ns);
2k x 24 bits - Memória de Programa RAM;
2k x 24 bits - Memória de Programa ROM;
1k x 16 bits - Memória de Dados RAM;
Gerador PWM Trifásico de 16 bits;
Oito (8) entradas analógicas (A/D) de 12 bits.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 36
_________________________________________________________________________
UNIDADES ARITMÉTICAS PORTAS SERIAIS PWM CONVERSOR A/D REFERÊ NCIA GERADOR
SPORT 0 SPORT 1
TIMER AUXILIAR DE DE 12 BITS DE 8 DE TE NSÃO PWM
ALU MAC SHIFTER 2 CANAIS CANAIS DE P RECISÃO 16-BIT
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 37
_________________________________________________________________________
VISÃO GERAL
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 39
_________________________________________________________________________
sinais de PWM gerados pode ser programada através do pino PWMPOL, de forma
que tanto padrões ativo-alto e ativo-baixo possam ser gerados pelo DSP.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 40
_________________________________________________________________________
AH
UNIDADE UNIDADE DE AL
UNIDADE DE
TRIFÁSICA CONTROLE BH
GATE DRIVE
DE TEMPO DE SAÍDA
BL
CH
CL
CLK SYNC SR RESET SYNC CLK POL
PWMSR
CLKOUT
PWMSYNC
PWMSYNC
PARA O PWMPOL
CONTROLADOR DE
INTERRUPÇÕES
PWMTRIP PWMTRIP
OR
PIO PIO
. 0
PWM .
DETECT PIO11
PWMSWT PIOPWM
(0) (11...0)
CONTROLADOR DE DESLIGAMENTO
DO PWM
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 41
_________________________________________________________________________
26 MIPS ponto-fixo;
Unidades computacionais independentes: ALU, Multiplicação e
Acumulação e Deslocamento;
Execução das instruções em um único ciclo (38.5 ns);
2k x 24 bits - memória de programa RAM;
2k x 24 bits - memória de programa ROM;
1k x 16 bits - memória de dados RAM;
Gerador PWM Trifásico de 16 bits;
Sete (7) entradas analógicas (A/D) sincronizadas com o PWM;
Funções Implementadas em ROM.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 42
_________________________________________________________________________
ARQUITETURA BÁSICA
ADSP-2100
GERADORES ROM DE
MEMÓRIA
DE PROGRAMA
2K X 24
ENDEREÇOS
DE RAM DE RAM DE WATCH-
SEQÜENCIADOR 24-BIT
DADOS PROGRAMA DADOS DOG
DE PROGRAMA TIMER PIO
2K X 24 1K X 16
DAG 1 DAG 2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 44
_________________________________________________________________________
PWMSEG PWMGATE
AH
UNIDADE UNIDADE DE
TRIFÁSICA AL
CONTROLE UNIDADE DE
DE TEMPO UNIDADE DE BH
DE CONTROLE
GATE DRIVE BL
RELUTÂNCIA DE SAÍDA
CHAVEADA CH
CL
CLK SYNC RESET SR SYNC CLK POL
CLKOUT
PWMSYNC
PWMSYNC
PARA O PWMPOL
CONTROLADOR DE
INTERRUPÇÕES PWMSR
PWMTRIP
OR PWMTRIP
PWMSWT (0)
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 45
_________________________________________________________________________
Transforma as três saídas PWM em seis (6) saídas PWM, para controlar
motores de relutância chaveada.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 46
_________________________________________________________________________
BH
AH
BH
BL
CH
PWMSYNC
PWMSYNC
Fig. 2.16 - PWM trifásico (ativo baixo) AH, BH Fig. 2.17 - PWM BH e BL e PWMSYNC.
e CH e PWMSYNC.
Na Fig. 2.16 tem-se os sinais nas três saídas PWM. Observa-se que a
saída é ativa em nível baixo (zero), e que cada uma delas possui razão cíclica
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 47
_________________________________________________________________________
AH
Modulação
AL
PWMSYNC
AH
AL
Tempo Morto
PWMSYNC
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 48
_________________________________________________________________________
AH
AL
RAMPA
PWMSYNC
Fig. 2.20 - PWM AH/AL, rampa de referência do conversor A/D e sinal PWMSYNC.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 49
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 50
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 51
_________________________________________________________________________
Barramento de Escrita de Dados (DWEB)
16 16 16 16 16 16
Seção de
Escalamento de Seção de
Entrada Multiplicação
32
PREG
32
32
16
Seção Central de Lógica e
Aritmética MUX
32
CALU
32 32
C Acumulador
16
32
SEÇÃO DE MULTIPLICAÇÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 2 52
_________________________________________________________________________
Adição de 16 bits.
Subtração de 16 bits.
Operações lógicas booleanas.
Teste de bits, deslocamento e rotação.
2.9 CONCLUSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
CAPÍTULO 3
3.1 INTRODUÇÃO
as perdas de condução.
D3 D1 D2 R01
C1
Boost I
S1 S2
L
Vin
R02
D4 C2
Boost II
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 55
_________________________________________________________________________
1 a ETAPA:
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 56
_________________________________________________________________________
2a ETAPA:
3a ETAPA:
4a ETAPA:
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 58
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 59
_________________________________________________________________________
IL
IS
ID
VS
D.TS t
TS
Onde:
IL : Corrente no indutor.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 60
_________________________________________________________________________
L DB
IL IDB
+
IC IR
V0
Iin S R0
IS
Vin C0
-
Fig. 3.7- Conversor para meio ciclo da rede de alimentação.
POTÊNCIA DE ENTRADA
Onde:
POTÊNCIA DE SAÍDA
Vinp ⋅ Iinp
P0 = V0 ⋅ I0 = (3.5)
2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 61
_________________________________________________________________________
V0 1
= (3.6)
Vin 1- D
V0 1
= (3.7)
Vin (ωt) 1 - D(ωt)
V inp
D(ωt) = 1 - ⋅ sen(ωt) (3.9)
V0
tem-se:
V0
β= (3.10)
Vinp
1
D(ωt) = 1 - ⋅ sen(ωt) (3.11)
β
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 62
_________________________________________________________________________
D(ωt)
Dmin
0 π π ωt
2
forma senoidal. Ambos variarão, a tensão aplicada e a razão cíclica, tendo como
resultado uma ondulação variante ao longo do ciclo da rede. O conhecimento
dessa variação na ondulação da corrente de entrada é necessário à especificação
adequada do indutor L.
d IL
Vinp ⋅ sen(ωt) = L (3.12)
dt
∆I L (ωt)
Vinp ⋅ sen(ωt) = L (3.13)
∆t
Onde:
∆t = D(ωt) ⋅ Ts
(3.14)
Ts = Período de Comutação
∆I L (ωt)
Vinp ⋅ sen(ωt) = L (3.15)
1
1- ⋅ sen(ωt) Ts
β
Vinp ⋅ Ts 1
∆I L (ωt) = ⋅ sen(ωt) ⋅ 1 - ⋅ sen(ωt) (3.16)
L β
L
Adotando a relação como fator de normalização da expressão
Vinp ⋅ Ts
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 64
_________________________________________________________________________
L 1
∆I L (ωt) = ∆IL (ωt) ⋅ = sen(ωt) ⋅ 1 - ⋅ sen(ωt) (3.17)
Vinp ⋅ Ts β
Então:
1
∆I L (ωt) = sen(ωt) ⋅ 1 - ⋅ sen(ωt) (3.18)
β
0.7
β = 3, 0
0.6
∆I L
0.5 β = 2, 0
0.4
β = 1, 5
0.3
0.2
0.1
β = 1, 0
0 π π 3π π
0
4 2 2 ωt
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 65
_________________________________________________________________________
d ∆I L (ωt) β - 2 ⋅ sen(ωt)
= cos(ωt) ⋅ =0 (3.19)
d(ωt) β
β
ωt0 = arcseno (3.20)
2
π
ωt1 = (3.21)
2
β
normalizada ocorrendo no instante definido por ωt0 = arcseno . Substituindo
2
(3.20) na equação (3.18), obtém-se o valor máximo dessa ondulação como sendo:
β 1 β
∆I L = sen arcseno ⋅ 1 - ⋅ sen arcseno (3.22)
2 β 2
1
∆I L = ⋅β (3.23)
4
O mesmo raciocínio pode ser fazer para valores de β > 2 , nesse caso, a
π
máxima ondulação da corrente de entrada localizar-se-á em ωt1 = . Usando o
2
mesmo procedimento anterior, tem-se o valor máximo da ondulação definido pela
seguinte expressão:
1
∆I L = 1 - β (3.24)
4
Vinp ⋅ Ts
∆I L = ⋅ ∆I Lmax (3.25)
L
Logo:
Vinp ⋅ ∆I Lmax
L= , (3.26)
f s ⋅ ∆I L
onde:
fs = Freqüência de comutação.
valor de β , conforme Tabela 3.2. Assim sendo, tem-se na Tabela 3.3 as expressões
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 67
_________________________________________________________________________
Valor de β Indutância L
β≤2
L=
Vinp ⋅ β( 4)
f s ⋅ ∆IL
β≥2
L=
(
Vinp ⋅ 1- β
4 )
f s ⋅ ∆IL
pela resistência R0 . Visto que no conversor a corrente que circula pelo diodo boost
1
I DB (ωt) = ⋅ Iin sen2 (ωt), 0 ≤ ωt ≤ π (3.28)
β p
IC IR IC IR
+
V0 V0
C0 R0 C0 R0
IDB(t)
-
Fig. 3.10 – Circuitos equivalentes de saída do conversor para o semiciclo positivo (a) e negativo(b).
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 68
_________________________________________________________________________
IDB (t)
Iinp
β
0 π 2π ωt
0
Vinp ⋅ I inp 2⋅ π
C0 = ⋅ + 3 (3.29)
4 ⋅ ω ⋅ V0 ⋅ ∆V0 3
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 69
_________________________________________________________________________
IS
IinP
D.TS t
TS
Ismed = D ⋅ I inp
1
D(t) = 1 - ⋅ sen(ωt)
β
( )
π
1
IsmedT = ⋅ ∫ Iinp ⋅ sen(ωt) ⋅ 1 - 1 β ⋅ sen(ωt) dωt
2⋅ π 0
1 4⋅β - π
IsmedT = ⋅ Iinp ⋅ (3.30)
4 π ⋅β
Isef = Iinp ⋅ D
( )
π
1
( )
⋅ ∫ Iinp ⋅ sen(ωt) ⋅ 1 - 1 β ⋅ sen(ωt) dωt
2
IsefT =
2⋅ π 0
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 70
_________________________________________________________________________
3 8
IsefT = ⋅ I inp ⋅ 3 - (3.31)
6 π ⋅β
IDmed = (1 - D) ⋅ Iinp
( )
π
1
IDmedT = ⋅ ∫ I inp ⋅ sen(ωt) ⋅ 1 β ⋅ sen(ωt) dωt
2⋅ π 0
Iinp
IDmedT =
4⋅ β
I inp ⋅ Vinp
IDmedT = (3.32)
4 ⋅ V0
Sabendo-se que:
Iinp ⋅Vinp
P0 = = V0 ⋅ I0 (3.33)
2
P0
IDmedT =
2 ⋅V0
I0
IDmedT = (3.34)
2
( )
π
1
( )
⋅ ∫ Iinp ⋅ sen(ωt) ⋅ 1 β ⋅ sen(ωt) dωt
2
IDefT =
2⋅ π 0
6 1
IDefT = ⋅ I inp ⋅ (3.35)
3 π ⋅β
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 71
_________________________________________________________________________
VDB = V0
VS = V0
saída V0 .
Iin (s)
função de transferência Gi (s) = será obtida da análise da operação em um
D(s)
período de chaveamento. O circuito equivalente é mostrado na Fig. 3.13, e detalhes
podem ser obtidos em [1].
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 72
_________________________________________________________________________
L
a
IL
Vab
Vin(t)
V0
Gi (s) = (3.36)
s.L
IC (t) IR (t)
I(t)
+
V0
C0
R0
-
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 3 73
_________________________________________________________________________
R0
Gv (s) = (1 - D) ⋅ (3.37)
s ⋅ C0 ⋅ R0 + 1
3.4 CONCLUSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
CAPÍTULO 4
4.1 INTRODUÇÃO
Conversor
L
Vin
S1 S2
C R
Driver
PWM DSP
Retificadores
Vin Iin
de
Sinais
Ci
erro
|IL|
-
+
V0
Iref
|Vin| erro - Vref
x Cv +
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 76
_______________________________________________________________________________
Kv
Iref IL(s)
+ Ci(s) GPWM Gi(s)
-
G si
V0
Gi (s) = (4.1)
s⋅L
(s + ωz )
C i (s) = K i ⋅ (4.2)
s
onde:
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 78
_______________________________________________________________________________
fs
fc ≤ (4.3)
4
2 ⋅ π ⋅ fs
ωz = (4.4)
20
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 79
_______________________________________________________________________________
Vinp ⋅ ∆I Lmax
L=
f s ⋅ ∆I L
V0
β=
Vinp
V0 250
β= =
Vinp 127 × 2
β = 1, 392
1
∆I Lmax = ⋅β
4
∆I Lmax = 0,348
∆I = 0,2
P0 1.000
I ef max = = = 8,75 A
Vin ⋅ (1- ∆V) 114,3
logo:
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 80
_______________________________________________________________________________
L ≈ 500 µH
V0 250
Gi (s) = =
s ⋅ L s 500 × 10 -6
500 × 10 3
Gi (s) = (4.5)
s
100 80
|Gi|dB Fase Gi
50 85
0 90
50 95
100 100
3 4 5 6 7 3 4 5 6 7
1 10 100 1.10 1.10 1.10 1.10 1.10 1 10 100 1.10 1.10 1.10 1.10 1.10
Hertz Hertz
(a) (b)
Gsi = 0,1
1 1
GPWM = =
VT 2, 5
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 81
_______________________________________________________________________________
GPWM = 0, 4
f s 50 ×10 3
fc = = = 12, 5 kHz
4 4
GdB_Gi (f c ) = 20 ⋅ log ⋅ Gi (f c )
GdB_Gi (f c ) = 16,08 dB
GdB_GPWM (f c ) = -7,96 dB
GdB_Gsi (f c ) = - 20 dB
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 82
_______________________________________________________________________________
GdB_Ci (f c ) = 11,88 dB
2 ⋅ π ⋅ f s 2 × π × 50 × 10 3
ωz = =
20 20
ωz = 15,71 kHz
GdB_Ci (f c ) = 11,88 dB
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 83
_______________________________________________________________________________
GdB_Ki (f c ) 11,71 dB
Ki = 10 20
= 10 20
Ki = 3,85
(s + 15.710)
C i (s) = 3,85 × (4.6)
s
70 90
40 0
10 90
20 3 4 5 6 7 180
1 10 100 1.10 1.10 1.10 1.10 1.10 3 4 5 6 7
Hertz 1 10 100 1.10 1.10 1.10 1.10 1.10
(a)
(b) Hertz
(s +15.710) 500 × 10 3
FTLAi (s) = 3,85 × × 0,4 × × 0,1 (4.8)
s s
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 84
_______________________________________________________________________________
200 0
Fase FTLA
|FTLA|dB
125 45
50 90
0
25 135
100 3 4 5 6 7 180
1 10 100 1.10 1.10 1.10 1.10 1.10 3 4 5 6 7
1 10 100 1.10 1.10 1.10 1.10 1.10
Hertz Hertz
(a) (b)
C i (s) = K i ⋅
( s + ωZ )
s
Substituindo s:
2 z-1
T ⋅ z + 1 + ωZ
C i (z) = K i ⋅ ,
2 ⋅ z -1
T z+1
manipulando-se a expressão:
2 ⋅ ( z - 1) +T ⋅ ( z + 1) ⋅ ωZ
C i (z) = K i ⋅
2 ⋅ ( z - 1)
K i 2 ⋅ z - 2 +T ⋅ z ⋅ ωZ +T ⋅ ωZ
C i (z) = ⋅
2 ( z - 1)
Ki z ⋅ (T ⋅ ωZ + 2 ) +T ⋅ ωZ - 2
C i (z) = ⋅
2 ( z - 1)
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 85
_______________________________________________________________________________
e multiplicando por
(T ⋅ ωZ + 2 ) obtém-se:
(T ⋅ ωZ + 2 )
(T ⋅ ωZ - 2)
z+
K i ⋅ ( T ⋅ ωZ + 2 ) ( T ⋅ ωZ + 2 )
C i (z) = ⋅
2 ( z - 1)
z-1
Multiplicando por -1 chega-se a:
z
(T ⋅ ωZ - 2) ⋅ z-1
1+
K i ⋅ ( T ⋅ ωZ + 2 ) ( T ⋅ ωZ + 2 )
C i (z) = ⋅
2 ( )
1 - z -1
Assumindo-se:
K i ⋅ ( 2+T ⋅ ωZ )
K1 =
2
K2 =
(T ⋅ ωZ - 2 ) ,
(T ⋅ ωZ + 2 )
obtém-se:
1+ K ⋅ z -1
C i (z) = K1 ⋅ 2
(4.9)
( 1 - z-1 )
1- 0,7285 × z -1
C i (z) = 4,4556 × (4.10)
1- z -1
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 86
_______________________________________________________________________________
R0
Gv (s) = (1 - D) ⋅
s ⋅ C 0 ⋅ R0 + 1
(s + ωz )
C v (s) = K v ⋅ (4.11)
s
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 87
_______________________________________________________________________________
Gsv
1
Hv = (4.12)
Gsi
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 88
_______________________________________________________________________________
Controlador de Tensão
V ref IL(s) V0(s)
+ Cv(s) Irmed Hv Gv(s)
-
Ganho do sensor de tensão
G sv
onde:
1 1
Hv = = = 10
Gsi 0,1
R0 62, 5
Gv (s) = (1 - D) ⋅ =
s ⋅ C 0 ⋅ R0 + 1 s ⋅ 0,125 +1
Simplificando:
500
Gv (s) =
(s + 8)
1
I rmed = ⋅ Iref p = 0,64
π
Gsv = 0,004
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 89
_______________________________________________________________________________
(s + ωz ) (s + 8)
C v (s) = K v ⋅ = Kv ⋅
s s
(s + 8) 500
FTLAv (s) = K v × × 0,64 × 10 × × 0,004 (4.14)
s (s + 8)
G v(z)
Ta ZOH Gv(s)
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 90
_______________________________________________________________________________
R0 62, 5
Gv (s) = (1 - D) ⋅ = ,
s ⋅ C 0 ⋅ R0 + 1 s ⋅ 0,125 +1
G (s)
Gv (z) = (1 - z-1 ) ⋅ Z v
s
R0
(1 - D) ⋅
s ⋅ C ⋅ R + 1
Gv (z) = (1 - z -1 ) ⋅ Z 0 0
s
1
(C0 ⋅ R0 )
Gv (z) = (1 - z -1 ) ⋅ R0 ⋅ (1- D) ⋅ Z
1
s ⋅ s + (C 0 ⋅ R0 )
Aplicando a transformada z:
- a
T
R0 ⋅C0
1 - e
Gv (z) = R0 ⋅ (1- D) ⋅ (4.15))
-
Ta
z - e R0 ⋅C0
0,01
Gv (z) = (4.16)
( z - 0,9998 )
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 91
_______________________________________________________________________________
por aproximação, chamado bilinear. Com isso, obtém-se a seguinte expressão para
o controlador de tensão:
(s + ωz )
C v (s) = K v ⋅
s
(z - 0,9998)
C v (z) = K v ⋅
(z - 1)
(z - 0,9998) 0,01
FTLAv (s) = K v × × 0,64 × 10 × × 0,004 (4.17)
(z - 1) ( z - 0,9998 )
1
-4
0.8 x 10
4
0.6
3
0.4 2
Imaginário
0.2 1
Imag inário
0
0
-1
-0.2 -2
-3
-0.4
-4
-0.6 0.9994 0.9995 0.9996 0.9997 0.9998 0.9999 1 1.0001
-0.8
Real
-1
-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1
Real
limite máximo no valor desse ganho está localizado no zero do eixo real; acima
desse valor a resposta é não desejada, visto que o sistema passará a se comportar
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 92
_______________________________________________________________________________
de 1.
(z - 0,9998)
C v (z) = 1 × (4.18)
(z - 1)
Expressão do PI em z,
1+ K ⋅ z -1
C(z) = K1 ⋅ 2
( 1 - z -1 )
onde:
K ⋅ ( 2+ T ⋅ ωZ )
K1 =
2
K2 =
(T ⋅ ωZ - 2 )
(T ⋅ ωZ + 2 )
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 93
_______________________________________________________________________________
u(z) 1+ K ⋅ z -1
= K1 ⋅ 2
e(z) ( 1 - z -1 )
expressões acima.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 94
_______________________________________________________________________________
Controlador de Tensão
+ +
Controlador de Corrente V01(s)
ev(k) Cv+(z) uv(k) Iref(k) ei(k) ui(k) u(s) IL (s) + Gv(s)
Vref
+ x + Ci(z) GPWM ZOH Gi(s)
- - - - Ta V02 (s)
Cv- (z) - Gv(s)
V0(k) I L(k)
Referência Senoidal G si
|Vin |
-
Gsv
+ Gsv
Ta - Período de amostragem
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 95
_______________________________________________________________________________
V0(s)/I L(s)
Controlador V 01 Kv
Chave R
125 R02
Out1 In1 -K- Vo
IL Positivo
R 125 R01
Out1 In1 -K- Vo
IL Negativo
Controlador V 02 Kv V0 (s)/IL(s)
550 290
500 Vo1+Vo2
280
450 Vo1
400 270
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 97
_______________________________________________________________________________
15
10 IL
Ampère 0
-5
-10
-15
1 1.5 2 2.5
4
Amostras x 10
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 98
_______________________________________________________________________________
14 14
12 12
10 10
Ampère
8 8
Ampère
6 6
4 4
2 2
0 0
0.9 0.95 1 1.05 1.1 1.15 1.2 1.65 1.7 1.75 1.8 1.85 1.9 1.95
(a) 4 (b) 4
Amostras x 10 Amostras x 10
Fig. 4.16 – Detalhes do comportamento das corrente de entrada retificadas do conversor, nos
instantes de perturbação: diminuição (a) e aumento(b) de carga.
Ampère + 8
0
6
- Ampère
-5
4
-10 2
0
1.6 1.61 1.62 1.63 1.64 1.65 1.66 1.67 1.68 1.69 1.7 1.6 1.61 1.62 1.63 1.64 1.65 1.66 1.67 1.68 1.69 1.7
-2 -2
Tempo x10 S Tempo x10 S
Fig. 4.17 –Detalhe da corrente de entrada para Fig. 4.18 – Detalhe da corrente e das tensões nos
cargas desequilibradas. estágios de saída do conversor.
550 290
Vo1 Vo2
500
Vo1+Vo2 280
450
270
400
Volts Volts
350 260
300 Vo1 Vo2
250
250
200 240
150 230
100
220
50
0 210
0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5
4 4
Amostras x 10 Amostras x 10
Fig. 4.19 – Tensões de saída V01 e V02. Fig. 4.20 – Perturbação nas tensões V01 e V02.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 100
_______________________________________________________________________________
30 14
Vo1 Vo2 IREF+
25 IREF-
Volts/10 12
20
Perturbação em Vo1 10
15
10 IL 8
Ampère
5 6
0
Ampère 4
-5
2
-10
Perturbação em Vo2
-15 0
1 1.5 2 2.5 1.65 1.7 1.75 1.8 1.85 1.9 1.95
4 4
Amostras x 10 Amostras x 10
Fig. 4.21 - Corrente de entrada e tensões de Fig. 4.22 – Detalhes do comportamento das
saída. correntes de entrada retificadas.
10
0
Ampère
-5
-10
Por último, optou-se por simular uma situação em que ambas as saídas
do conversor fossem perturbadas simultaneamente. Aplicaram-se dois degraus de
carga, sendo o primeiro uma diminuição de carga em ambas as saídas; e, o
segundo, um aumento na mesma proporção, restabelecendo-se assim a condição
de carga nominal. Na Fig. 4.24, tem-se o comportamento das tensões de saída
frente a essas perturbações. Detalhes das tensões de saída nos instantes em que
ocorreram os degraus de carga são vistas na Fig. 4.25.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 101
_______________________________________________________________________________
600 290
Vo1+Vo2 280
500
Vo1
270
400
260
Volts Volts Vo2
300 250
Vo1
Vo2
240
200
230
100
220
0 210
0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5
4 4
Amostras x 10 x 10
Amostras
Fig. 4.24 - Tensão de saída total e tensões V01 e Fig. 4.25 - Detalhe da perturbação nas tensões
V02. V01 e V02.
30
Vo1
25 10
Volts/10 Vo2
20
5
15
10 IL 0
Ampère
5 Ampère
-5
0
-5 -10
-10
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 4 102
_______________________________________________________________________________
14 14
12 12
10 10
8 8
Ampère Ampère
6 6
4 4
2 2
0 0
0.95 1 1.05 1.1 1.15 1.2 1.65 1.7 1.75 1.8 1.85 1.9
Amostrasx 104 Amostrasx 104
Fig. 4.28 - Detalhes do comportamento das Fig. 4.29 - Detalhes do comportamento das
correntes de entrada retificadas, durante correntes de entrada retificadas, durante
diminuição de carga. aumento de carga.
4.6 CONCLUSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
CAPÍTULO 5
5.1 INTRODUÇÃO
+
D3 D1 D2 R 01 V01
C1 -
S1 S2
L +
Vin
R 02 V02
D4 C2 -
IL Retificadores
de
Vin
S1 S2 Sinais
S a tura ç ã o
DSP - ADMC331
PWM ADC1 ADC2 E/S V 01
Iref+
IL Semiciclo + Cv + - ADC3 V01 - Escala
+
- Iref
Ci + x Vref V02
erro
+
Semiciclo - Cv- - AUX1 V02- Escala
Iref-
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 105
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 106
_________________________________________________________________________
5.3 PROGRAMA
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 107
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 108
_________________________________________________________________________
Sim
Inicio Semiciclo U +(k-1) = e +(k-1)
+
Não
Inicialização das variáveis
e constantes U-(k-1) = e - (k-1)
Não
erro_V(k) = Vref(k)- V 0
PWMSYNC
IREF(k) =|Vin(k)|.Uv(k)
(V 01+V 02 ) Sim
> Limite Controlador de Corrente
Ui(k)
Não
PWM
5.4 CIRCUITOS
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 109
_________________________________________________________________________
R01
HFA15TB60 HFA15TB60 C1
125
D3 D1 D2
1000 F
S1 S2
IRG4BC30W IRG4BC30W
L
HFA15TB60
Vin
1000 F
D4
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 110
_________________________________________________________________________
Retificador de Precisão
-Vcc
- 1N4148
+
IL
+Vcc +Vcc 10 k Ω
in + +1 5
LA 25-NP M + -Vcc
o ut - -1 5 - 1N4148
- 10 k Ω A D C2
100 Ω
-Vcc + V no m= 2 V
+Vcc G i= 0,18
10 k Ω
50 k Ω 10 k Ω
10 k Ω
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 111
_________________________________________________________________________
Retificador de Precisão
-Vcc
127 V 220:12
ef - 1N4148
+
10 k Ω Vcc 10 k Ω
+Vcc +
+ -Vcc
- 1N4148
10 k Ω
- 10 k Ω A D C1
Vcc + Vno m = 2 V
-
+
Vcc Gv = 0,01114
10 k Ω
10 k Ω
Por último, tem-se na Fig. 5.6 o circuito de medição das tensões V01 e
V02. Por questão de comodidade e segurança, utilizaram-se transdutores de efeito
Hall, com o objetivo de adaptar esses níveis de tensão ao A/D do DSP. Foi feito
ajuste para a obtenção na saída desses trasdutores de um nível de tensão de 1 Volt
para cada uma das saídas, quando estas atingissem o valor nominal 250 Volts.
Essas saídas foram aplicadas às entradas ADC3 e ADCAUX do sistema ADC do
ADMC331.
27 k Ω 27 k Ω
+ +H T + +1 5 + +H T + +1 5
62 Ω 62 Ω
A D C3 A D CA U X
39 Ω 39 Ω
1 MONITOR DE VCE
2
VCE
SELETOR 5
Vin NÍVEL DO BUFFER DE 9
2
SINAL DE ENTRADA
ENTRADA CCE
5
15v 5v RCE
J1 3 8
RESET
4
3 MEMÓRIA SOFT
J3 Rgoff
DE ERRO TURN-OFF SC
ERROR
Vs
DC/DC
CONVERTER
7
Vs 4 Rgon J2
+15v Gon 3'
MONITOR BUFFER DE
DE Vs SAÍDA Goff
2
+15v -8v Rgoff
8,9 Vs
6 10 E 1
0v
10,1
IRgoff
0Ω
1
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 113
_________________________________________________________________________
Existem barramentos (IF1, IF2 e IF3) onde o projetista tem acesso aos
pinos do controlador. A carga do programa é feita por intermédio de um
computador, via comunicação serial através da porta P1, como mostrado na Fig.
5.8.
J1
D1
VDD
GND
IF1
U1 JP4 U3
P1
JP1 Y1
JP3 U7
ADMC 33 1 BST
J2
U2
U6 U5
IF3
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 114
_________________________________________________________________________
A Fig. 5.10 apenas mostra com mais detalhe as tensões de saída V01 e
V02, deixando evidente a modulação CA de 60 Hz, característica desse tipo de
conversor.
Vo1
Vo1
Vo2
Vo2
Fig. 5.9 – Tensão (Vin) e corrente (IL) de entrada e tensões de saída (V01 e V02).
Vo1 Vo2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 115
_________________________________________________________________________
2.6% 2.5%
2.3% 2.3%
2.0% 2.0%
1.8% 1.8%
TDH IL= 3,14% TDH Vin= 3,01%
1.5% 1.5%
1.3% 1.3%
1.0% 1.0%
0.8% 0.8%
0.5% 0.5%
0.3% 0.3%
0.0% 0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 116
_________________________________________________________________________
Vo1
Vo2
Vo2 Vo1
IL IL
Diminuição de 33% da carga na saída V01 Diminuição de 33% da carga na saída V02
Fig. 5.12 – Perturbação de 33% em umas das saídas.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 117
_________________________________________________________________________
Vo2
IL
IL
Diminuição de 33% da carga nas saída V01 e V02. Aumento de 33% da carga nas saída V01 e V02.
Vo1
IL
IL
Aumento de 33% da carga nas saída V01 e V02. Redução de 33% da carga nas saída V01 e V02.
Fig. 5.14 – Aumento e diminuição de carga em tempos diferente em ambas as saídas.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 118
_________________________________________________________________________
Vo1
Vo1
Vo2
Vo2
IL
Vo1
Vo2
IL
Vo1
Vo1
Vo2 Vo1
IL IL
Ref+
Ref-
Ref+ Ref-
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 120
_________________________________________________________________________
Fig. 5.18 - Tensões de saída (V01 e V02), corrente de entrada (IL) e sinal de referência.
Vo1 e Vo2
Vo1 e Vo2
Vin Vin
IL
IL
Vs1
Is1
Sinal de Comando
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 122
_________________________________________________________________________
VS1 VS1
IS1 IS1
Vs1
ID4
Is1
Sinal de Comando
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 123
_________________________________________________________________________
Vs1
ID4
IS1
ID4
IS1 IS1
ID4
(a) (b)
Fig. 5.25 – Tensão e corrente de entrada: com referência da rede (a) e interna (b).
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 125
_________________________________________________________________________
0.5% 0.2%
0.3% 0.1%
0.0% 0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 (a) 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32
(b)
Fig. 5.26 – Espectro harmônico da corrente de entrada do conversor com referência : da rede (a) e
interna (b).
5.6 CONCLUSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 5 126
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
CAPÍTULO 6
6.1 INTRODUÇÃO
LR S1
D1 D2 D3 D R1 DR2 +
VR
1 V01
S R1 S R2 C1 -
R01
LS S2
DS 1 DS 2
VS V01=V02=E
2 0
SS 1 SS 2
LT S3
D T1 DT2 +
VT
3 V02
ST1 S T2 C2 -
R02
D4 D5 D6
LR
VR V10
IR
LS
VS V20
N 0
IS
LT
VT V30
IT
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 129
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 130
_________________________________________________________________________
0,5
Amplitude
0
- 0,5
-1
0 60 120 180 240 300 360
ωt
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 131
_________________________________________________________________________
Setor 1 Setor 2
V10 V20 V30 S1 S2 S3 I0 V10 V20 V30 S1 S2 S3 I0
0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 +E 0 0 1 IT 0 0 -E 0 0 1 -IT
0 -E 0 0 1 0 -IS 0 -E 0 0 1 0 -IS
0 -E +E 0 1 1 -IR 0 -E -E 0 1 1 -IR
+E 0 0 1 0 0 IR +E 0 0 1 0 0 IR
+E 0 +E 1 0 1 IS +E 0 -E 1 0 1 IS
+E -E 0 1 1 0 -IT +E -E 0 1 1 0 IT
+E -E +E 1 1 1 0 +E -E -E 1 1 1 0
Setor 3
Setor 4
V10 V20 V30 S1 S2 S3 I0
V10 V20 V30 S1 S2 S3 I0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 -E 0 0 1 -IT
0 0 -E 0 0 1 -IT
0 +E 0 0 1 0 IS
0 +E 0 0 1 0 IS
0 +E -E 0 1 1 -IR
0 +E -E 0 1 1 IR
+E 0 0 1 0 0 IR
-E 0 0 1 0 0 -IR
+E 0 -E 1 0 1 -IS
-E 0 -E 1 0 1 -IS
+E +E 0 1 1 0 IT
-E +E 0 1 1 0 IT
+E +E -E 1 1 1 0
-E +E -E 1 1 1 0
Setor 5 Setor 6
V10 V20 V30 S1 S2 S3 I0 V10 V20 V30 S1 S2 S3 I0
0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 +E 0 0 1 IT 0 0 +E 0 0 1 IT
0 +E 0 0 1 0 IS 0 -E 0 0 1 0 -IS
0 +E -E 0 1 1 IR 0 -E +E 0 1 1 IR
-E 0 0 1 0 0 -IR -E 0 0 1 0 0 -IR
-E 0 -E 1 0 1 -IS -E 0 +E 1 0 1 IS
-E +E 0 1 1 0 -IT -E -E 0 1 1 0 -IT
-E +E -E 1 1 1 0 -E -E +E 1 1 1 0
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 132
_________________________________________________________________________
0 0 0 1 1 1
S1 S2 S3 Vo1 S1 S2 S3 Vo1
+ +
IR - IR -
VR D1 D2 D3 C1 VR D1 D2 D3 C1
LR S1 LR S1
IS IS
VS VS
LS S2 LS S2
IT IT
VT Vo2 VT Vo2
LT S3 + LT S3 +
- -
D4 D5 D6 C2 D4 D5 D6 C2
0 0 1 1 1 0
S1 S2 S3 Vo1 S1 S2 S3 Vo1
+ +
IR - IR -
VR D1 D2 D3 C1 VR D1 D2 D3 C1
LR S1 LR S1
IS Io = -IT IS Io = IR
VS VS
LS S2 LS S2
IT IR
VT Vo2 VT Vo2
LT S3 + LT S3 +
- -
D4 D5 D6 C2 D4 D5 D6 C2
0 1 0 1 0 1
S1 S2 S3 Vo1 S1 S2 S3 Vo1
+ +
IR - IR -
VR D1 D2 D3 C1 VR D1 D2 D3 C1
LR S1 LR S1
IS Io = -IS IS Io = IS
VS VS
LS S2 LS S2
IT IT
VT Vo2 VT Vo2
LT S3 + LT S3 +
- -
D4 D5 D6 D4 D5 D6 C2
C2
0 1 1 1 0 0
S1 S2 S3 Vo1 S1 S2 S3 Vo1
+ +
IR - IR -
VR D1 D2 D3 C1 VR D1 D2 D3 C1
LR S1 LR S1
IS Io = -IR IS Io = IR
VS VS
LS S2 LS S2
IT IT
VT Vo2 VT Vo2
LT S3 + LT S3 +
- -
D4 D5 D6 C2 D4 D5 D6 C2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 133
_________________________________________________________________________
1 0 0 0 1 1
S1 S2 S3 Vo1 S1 S2 S3 Vo1
+ +
IR - IR -
VR D1 D2 D3 C1 VR D1 D2 D3 C1
LR S1 LR S1
IS Io = IR IS Io = -IR
VS VS
LS S2 LS S2
IR IR
VT Vo2 VT Vo2
LT S3 + LT S3 +
- -
D4 D5 D6 C2 D4 D5 D6 C2
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 134
_________________________________________________________________________
tensão nos capacitores de saída apenas controlando dois (2) estágios topológicos
por setor de operação do conversor. Claramente se observa que as correntes de
cada uma das fases do sistema trifásico de alimentação podem ser utilizadas para
controlar a tensão de saída do conversor, bastando, para isso, identificar o setor de
operação do conversor e comandar adequadamente os interruptores. É destacada
na Tabela 6.3, em negrito, a corrente de maior módulo.
∆θ Setor IR IS IT S1 S2 S3 I0 Estado
Topológico
0° - 60° 1 >0 <0 >0 0 1 0 -IS 2
1 0 1 +IS 5
60° - 120° 2 >0 <0 <0 0 1 1 -IR 3
1 0 0 +IR 4
120° - 180° 3 >0 >0 <0 0 0 1 -IT 1
1 1 0 +IT 6
180° - 240° 4 <0 >0 <0 0 1 0 +IS 2
1 0 1 -IS 5
240° - 300° 5 <0 >0 >0 0 1 1 +IR 3
1 0 0 -IR 4
300° - 360° 6 <0 <0 >0 0 0 1 +IT 1
1 1 0 -IT 6
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 135
_________________________________________________________________________
LR
VR D1 D2 D3 +
S1 V0 1
c a C1 -
LS
VS
S2
LT
VT +
S3 V0 2
C2 -
D4 D5 D6
LR
VR E.d1
- +
IR
LS
VS E.d2
N - + 0
IS
LT
VT E.d3
- +
IT
I in (s) 2 E
Gi3φ (s) = = ⋅ (6.4)
D(s) 3 sL
1 1 R
Gv3φ (s) = 3 ⋅ + ⋅ (6.5)
β ⋅ π 2 s ⋅C ⋅ R + 1
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 6 136
_________________________________________________________________________
6.5 CONCLUSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
CAPÍTULO 7
7.1 INTRODUÇÃO
das saídas do retificador. Controla-se a corrente em cada uma das fases de forma
independente, contudo, como essa topologia de retificador trifásico não apresenta
o neutro, sabe-se que apenas duas das correntes podem ser controladas, visto que
a relação iR (t) + iS (t) + iT (t) = 0 deve ser respeitada. Sendo assim, as malhas de
LR S1
D1 D2 D3 DR1 DR2 +
VR
V01
SR1 SR2 C1 -
R01
LS S2
DS1 DS2
VS V 01=V 02=E
0
SS 1 SS2
LT S3
DT1 DT2 +
VT
V02
S T1 ST2 C2 -
R02
D4 D5 D6
Driver
Modulador
PWM
Ui
IR
Controlador
Digital de Corrente
Malha de Controle das Tensões de Saida
ei
Iin
Iin Iref Uv Controlador ev
VIN2 - + x
Interfa ce Digital de Tensão -+ Vref
VIN1 V02
VR Interface
(V01 +V02)
Vin Vin Offset - +
VIN3 + +
Interfa ce + +
VIN0 V01
Malha de Corrente - Fase R Interface
IS I in , V in
VS Interfa ce Malha de Corrente - Fase S
IT I in , Vin
Malha de Corrente - Fase T ADMC401 - DSP
VT Interfa ce
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 139
_________________________________________________________________________
INTERFACE
CONTROLADOR DE TENSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 140
_________________________________________________________________________
CONTROLADOR DE CORRENTE
MODULADOR PWM
DRIVER
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 141
_________________________________________________________________________
Fase T
Fase S Estágios Topológicos
Malha de Controle da Corrente Fase R V (s) 01
Gv (s)
Vref e v(k) uv(k) Iref(k) ei (k) ui(k) u(s) IL(s)
Cv (z) x + Ci(z) G PWM ZOH Gi (s) V02 (s)
+ Ta Gv (s)
- -
Vo(k) IL(k)
|Vin+Offset| Gsi
Offset
+ -
+ G sv
+
Gsv
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 143
_________________________________________________________________________
4 V0 Ta
Gi (z) = ⋅ ⋅ (7.1)
3 L (z - 1)
1
1 - ⋅ w
4 V 2⋅ fa
Gi (w) = ⋅ 0 ⋅ (7.2)
3 L w
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 144
_________________________________________________________________________
w + ωZ
C i (w) = ki ⋅ (7.3)
w
sugerido em [1,4,27]:
fs
fc ≤ (7.4)
10
2 ⋅ π ⋅ fc
ωz = (7.5)
10
fa π ⋅ fc
fc = ⋅ tan (7.6)
π fa
π ⋅ fc
ωz = 2 ⋅ f a ⋅ tan (7.7)
10 ⋅ f a
k
GF (s) = (7.8)
s+ k
2 ⋅ π ⋅ fa
onde k representa: k = = π ⋅ f a , ou seja, o pólo localiza-se na metade da
2
freqüência de amostragem. O kit de desenvolvimento do DSP utilizado compõe-se
de vários elementos agregados ao DSP; entre esses elementos o fabricante fornece
(nesse sistema) filtros passa–baixa, precedendo os canais de entrada do conversor
A/D. Utilizaram-se esses circuitos já implementados no kit de desenvolvimento do
DSP para aquisição das grandezas necessárias à aplicação e ao desenvolvimento
do sistema de controle digital do retificador trifásico. A Fig. 7.4 representa o
circuito do filtro antialiasing usado nas entradas dos canais de conversão A/D do
ADMC401:
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 146
_________________________________________________________________________
270 pF
10 k Ω
-Vcc
10 k Ω
- 20 Ω
AGN D 10 k Ω VIN 1
V1 + AD8044AR
10 k Ω Vcc
+
VREF BU F
0,1 µF
AGN D
1 PWM .
fCLKin
PWM = (7.9)
fs
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 147
_________________________________________________________________________
é apresentado como sendo a razão entre o número 212 e o valor pico a pico máximo
permitido, que é de 4 Volts, obtendo-se :
212
G A/D = - 1 = 1023 (7.11)
4 ⋅ VP-P
1 - Ta ⋅ w
w + ωZ 4 V 2
FTLAi (w) = ki ⋅ ⋅ GPWM ⋅ ⋅ 0 ⋅ ⋅G ⋅G
si A/D (7.13)
w 3 L w
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 148
_________________________________________________________________________
2 ⋅Vin ⋅ ∆I Lmax
L= (7.14)
f s ⋅ ∆I L
V0,1
β= (7.15)
Vinp
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 149
_________________________________________________________________________
β = 1, 253 (7.16)
∆I Lmax = 1 4 β (7.17)
2 × 127 × 0,313
L= (7.19)
50 × 10 3 × 1,263
1
1- ×w
4 225 50 kHz. × 2
Gi (w) = × × (7.22)
3 600 µH w
1
1 - ×w
50 kHz × 2
Gi (w) = 500 × 10 3 × (7.23)
w
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 150
_________________________________________________________________________
100 80
fa fa
Módulo Fase
(dB) (graus)
50 105
0 130
50 155
100 180
1 10 100 1 .10
3
1 .10
4
1 .10
5
1 .10
6 1 10 100 1 .103 1 .104 1 .105 1 .106
Freqüência (Hz) Freqüência (Hz)
sistema, para esses componentes os seguintes valores foram utilizados: Gsi = 0,15 ,
π ⋅ fc 3 π × 5000
ωz = 2 ⋅ f a ⋅ tan = 2 × 50 × 10 × tan 3
(7.24)
10 ⋅ f a 10 × 50 × 10
rad
ωz = 31.426 (7.25)
s
como sendo:
1- 1
× w
w + ωZ 1 3
50 × 10 × 2
FTLAi (w) = × × 500 × 10 3 × × 0,15 × 1023 (7.26)
w 260 w
1- 1
× w
w + 31.426 50 × 10 3 × 2
FTLAi (w) = 18.590 × × (7.27)
w w
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 151
_________________________________________________________________________
150 90
Módulo fc fa fc fa
Fase
(dB) (graus)
100 112.5
50 135
0 157.5
50 180
1 10 100 1.103 1.104 1.105 1 .106 1 10 100 1.103 1 .104 1 .105 1.106
Freqüência (Hz) Freqüência (Hz)
fa π ⋅ fc 50 × 10 3 π × 5000
fc = ⋅ tan = × tan 3
(7.28)
π fa π 50 × 10
f c = 5.171Hz (7.29)
seguinte ganho:
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 152
_________________________________________________________________________
150 90
Módulo fc fa Fase fc fa
(dB) (graus)
100 112.5
50 135
0 157.5
50 180
3 4 5 6
1 10 100 1 .103 1 .104 1.105 1.106 1 10 100 1 .10 1 .10 1 .10 1 .10
Freqüência (Hz) Freqüência (Hz)
MF = 66,480 (7.33)
w + 31.426
C i (w) = 1,655 × (7.34)
w
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 153
_________________________________________________________________________
(7.34), resultando:
1+ K 2 ⋅ z -1
C i (z) = K1 ⋅ -1 (7.35)
1- z
onde:
ki ⋅ (2 +Ta ⋅ ωZ )
K1 = (7.36)
2
K2 =
(Ta ⋅ ωz - 2 ) (7.37)
(Ta ⋅ ωz + 2 )
Substituindo-se os valores do período de amostragem
1 - 0,93906 z -1
C i (z) = 1,76298 × (7.38)
1 - z -1
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 154
_________________________________________________________________________
Estágios Topológicos
Malha de Controle da Corrente Fase R V01(s)
Gv(s)
uv(k) Iref(k) ei (k) ui(k) u(s) IL(s)
Vref ev(k)
Cv (z) x Ci(z) G PWM ZOH Gi (s) V02 (s)
+ + Ta Gv(s)
- -
Vo(k) IL (k)
|Vin+Offset| Gsi
Offset
+ -
+ G sv
+
Gsv
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 155
_________________________________________________________________________
IL(s) V0(s)
Vref
+ Cv (s) Irmed GFTMFi Gv(s)
-
GA/D GF(s) G sv
1
GFTMFi = (7.41)
Gsi
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 156
_________________________________________________________________________
1
I rmed = ⋅ I ref P (7.42)
π
w + ωZ 1 1 1 1 R0
FTLAv (w) = k v ⋅ I ref P ⋅ ⋅ 3 + ⋅ Gsv (7.44)
w π Gsi ⋅ GA/D β ⋅ π 2 1+ s ⋅ R0 ⋅ C 0
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 157
_________________________________________________________________________
1
fc = ⋅ f r = 15 Hz (7.45)
4
2 ⋅ π ⋅ fc rad
ωz = = 9,425 (7.46)
10 s
w + 9,425
FTLAv (w) = k v × × 72.917,4 × Gv (w) (7.47)
w
50 80
Módulo fc Fase fc
(dB) (graus)
17.5 105
15 130
47.5 155
80 180
0.1 1 10
3 4 5 6
100 1 .10 1.10 1.10 1 .10 1 .10
7 0.01 0.1 1 10 100 1 .103 1.104 1 .105 1 .106 1 .107
Freqüência (Hz) Freqüência (Hz)
M F = 88,720 (7.49)
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 158
_________________________________________________________________________
w + 9,425
C v (w) = 1,8796 × (7.50)
w
expressão (7.50).
1 - 0,98906 z-1
C v (z) = 0,76298× (7.51)
1 - z -1
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 159
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 160
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 161
_________________________________________________________________________
Observa-se nas Fig. 7.11 e Fig. 7.12 que foram usados apenas elementos
analógicos nos circuitos de simulação do retificador, com o fito de estabelecer um
ponto de partida para a operação do conversor, deixando de lado, nesse primeiro
momento, as possíveis restrições impostas pelo uso de técnicas de controle digital.
Dessa forma, tem-se o resultado de operação do conversor controlado totalmente
de forma analógica. Nessa primeira simulação optou-se pela utilização apenas das
malhas de controle da corrente de entrada, sendo a malha de tensão retirada e a
saída representada por uma fonte de tensão CC, conforme pode ser verificado na
Fig. 7.11.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 162
_________________________________________________________________________
10k
0
Sf1a E1 F1 10k 180p Vserra
+ V-
+ + abs 100k 10k
- - 4
- 82k 1.5n
Sf1a e 0.1 -
3 1
V- V- Comando1
0 0 4 1 0 0 7
- LM111
2 V-
1k V+
6
0 0 LF411 6 2
1k
OUT + 5
E4 V+ 10k U2 8
B
3 5 100k
+ abs + 7
+ -
-
V+
0 0
V+
0 0
20A
Corrente(A) I(L1) I(L2) I(L3)
10A
Corrente (A)
0A
-10A
-20A
100ms 105ms 110ms 115ms 120ms 125ms 130ms
Tempo
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 163
_________________________________________________________________________
vsensora
D1 D2 D3 S1b S1a
VR L1
- + 3300u 42
600uH
1m
S2b S2a
VS L2
- +
600uH
1m
S3b S3a 0
VT L3
-
3300u 42
+
600uH
1m
D4 D5 D6
vsensorb
Vc1
Vc+ +
7 -
3 5
refvcc +
+ V+
6 0
1V lf411 vref1
- 5k V-
2 1
- Vc2
0 +
-
vsensora Evcc 4 Vc-
+ +
-
- C 0
R
vsensorb vref2
0 5k 22n
Vc3
+
-
0
vref3
25
Tensão/10 (V)
V01+V02
Tensão/10(V)
20
Corrente(A)
Corrente (A)
-10
-20
-25
450ms 455ms 460ms 465ms 470ms 475ms 480ms
Tempo
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 164
_________________________________________________________________________
20A
Corrente(A) I(Ri0)
I (t)
0
10A
Corrente (A)
0A
-10A
-20A
450ms 455ms 460ms 465ms 470ms 475ms 480ms
Tempo
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 165
_________________________________________________________________________
8.0A
Corrente(A)
Corrente (A)
4.0A
0A
-4.0A
0s 50ms 100ms 150ms 200ms 250ms 300ms 350ms 400ms 450ms 500ms
Tempo
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 166
_________________________________________________________________________
20A
Corrente(A)
I0(t)
I(Ri0)
10A
Corrente (A)
(a)
0A
(a)
-10A
-20A
0.967s 0.970s 0.975s 0.980s 0.985s 0.990s 0.995s 1.000s
Tempo
Tempo
20A
Corrente(A)
I(L1) I(L2) I(L3)
10A
Corrente ( A)
(b)
0A
(b)
-10A
-20A
0.967s 0.970s 0.975s 0.980s 0.985s 0.990s 0.995s 1.000s
Tempo
230V
Corrente(A) V01
225V
V02
Corren te (A)
(c)
220V
(c)
215V
210V
0.967s 0.970s 0.975s 0.980s 0.985s 0.990s 0.995s 1.000s
Tempo
Tempo
Fig. 7.18 – Formas de onda obtidas por simulação do conversor operando com carga desequilibrada:
corrente I0(t) com valor médio positivo (a), correntes de entrada (b) e tensões de saída (c).
20A
Corrente(A)
II(Ri0)
0(t)
10A
Corrente (A)
(a)
0A
(a)
-10A
-20A
0.967s 0.970s 0.975s 0.980s 0.985s 0.990s 0.995s 1.000s
Tempo
Tempo
20A
Corrente(A)
I(L1) I(L2) I(L3)
10A
Corrente (A)
(b)
0A
(b)
-10A
-20A
0.967s 0.970s 0.975s 0.980s 0.985s 0.990s 0.995s 1.000s
Tempo
Tempo
230V
Corrente(A) V01
225V V02
Corrente (A)
(c)
220V
(c)
215V
210V
0.967s 0.970s 0.975s 0.980s 0.985s 0.990s 0.995s 1.000s
Tempo
Tempo
Fig. 7.19 - Formas de onda obtidas por simulação do conversor operando com carga desequilibrada:
corrente I0(t) com valor médio negativo (a), correntes de entrada (b) e tensões de saída (c).
(a) (b)
20 20
Vin/10
Vin/10
I(L1) I(L1)
10 10
0 0
I(Ri0)/2 I(Ri0)/2
-10 -10
-20 -20
0.950s 0.960s 0.970s 0.980s 0.990s 1.000s
0.950s 0.960s 0.970s 0.980s 0.990s 1.000s
Tempo
Tempo
10A 10A
5A
5A
0A 0A
0Hz 0.40KHz 0.80KHz 1.20KHz 1.60KHz 2.00KHz 2.40KHz 2.80KHz
0Hz 0.40KHz 0.80KHz 1.20KHz 1.60KHz 2.00KHz 2.40KHz 2.80KHz
Freqüência
Freqüência
80mA 80mA
60mA 60mA
40mA 40mA
20mA 20mA
0A
0A
0.12KHz 0.40KHz 0.80KHz 1.20KHz 1.60KHz 2.00KHz 2.40KHz 2.80KHz 0.12KHz 0.40KHz 0.80KHz 1.20KHz 1.60KHz 2.00KHz 2.40KHz 2.80KHz
Freqüência Freqüência
Fig. 7.20 - Análise harmônica da corrente de entrada na fase R com perturbação em C2 (a) e com
perturbação em C1 (b).
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 169
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 170
_________________________________________________________________________
20A Vin/10
I(L1)
10A
Vvref*5
0A
-10A
-20A
450ms 455ms 460ms 465ms 470ms 475ms 480ms 485ms 490ms 495ms 500ms
Tempo
Fig. 7.21 – Tensão e corrente de fase e sinal de referência gerado via PLL.
20A
0A
-10A
-20A
450ms 455ms 460ms 465ms 470ms 475ms 480ms 485ms 490ms 495ms 500ms
Tempo
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 171
_________________________________________________________________________
1.5V
1.0V
0V
-1.0V
-1.5V
0s 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms 180ms 200ms
Tempo
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 172
_________________________________________________________________________
Ganho VR
Ganho VS
R 50
31416
O ut1 In1 0.008 Out1In1 Vo
In1
s+31416 IL Out1
Etapas 3f
R 50
31416
O ut1 In1 0.008 Out1In1 Vo
s+31416 IL
11 250
IR
10 IS 225
IT
9 200
8 175
V01
Amplitude (A)
1 25
0 0
2,5 2,505 2,51 2,515 2,52 2,525 2,53 0 0,5 1 1,5 2 2,5
Tempo(s) Tempo(s)
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 174
_________________________________________________________________________
1
k Out1
k
m
m
D1 D2 D3
a
a
3 2 1
2
In3 In2 In1
Out2
3
Out3
4
Out4
m
m
k
k
k
D5 D6
D4
a
a
a
5
Out5
soma
188496 z-0.88
1 0.15 |u| 1023 16*3 U(k) D [Uk]
In1 s+188496 z-1
Abs Quantização PWM Goto1
Gi ZOH Filtro 30kHz Ganho A/D Ganho Controlador
PI -Corrente
188496
2 0.0111 |u| 1023
In2 s+188496
Abs Quantização
Gv ZOH Filtro 30kHz Ganho A/D
[Uk]
>= 1
From1 Out1
ZOH Operador
Relacional
Triangular
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 7 175
_________________________________________________________________________
200 15
IR
IR
IS
VR IT
150
10
100
Amplitude (VR (V), IR (A)/10)
5
50
Amplitude (A)
0 0
-50
-5
-100
-10
-150
-200 -15
0 0,01 0,02 0,03 0,04 0,05 0,06 0,07 0,08 0,09 0,1 0,02 0,03 0,04 0,05 0,06 0,07 0,08 0,09 0,1
Tempo (s) Tempo (s)
7.7 CONCLUSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
CAPÍTULO 8
8.1 INTRODUÇÃO
LR S1
D1 D2 D3 D R1 DR2 +
VR
V01
SR1 SR2 C1 -
R01
LS S2
D S1 DS 2
VS V 01=V 02=E
0
SS 1 SS 2
LT S3
D T1 DT2 +
VT
V02
S T1 ST2 C2 -
R02
D4 D5 D6
Driver
Modulador
PWM
Ui
IR
Controlador
Digital de Corrente
Malha de Controle das Tensões de Saida
ei
Iin
Iin Iref Uv Controlador
ev
VIN2 - + x
Interfa ce Digital de Tensão -+ Vref
V02
VR VIN1 Interface
(V01 +V02)
Vin Vin Offset - +
VIN3 + +
Interfa ce + +
VIN0 V01
Malha de Corrente - Fase R Interface
IS I in , V in
VS Interfa ce Malha de Corrente - Fase S
IT I in , Vin
Malha de Corrente - Fase T ADMC401 - DSP
VT Interfa ce
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 179
_________________________________________________________________________
desse sinal é obtida pela diferença entre as tensões V01 e V02; logo, esse valor
poderá assumir valores positivos ou negativos, impondo, desse modo, um nível
médio positivo ou negativo de corrente no ponto de conexão central dos
capacitores. Assim, conforme seção 7.5 (Capítulo 7), pode-se obter o
balanceamento das tensões de saída do conversor.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 181
_________________________________________________________________________
8.3 PROGRAMAÇÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 182
_________________________________________________________________________
Não
IR REF = |VR| . Uv(k)
PWMSYNC IS REF = |VS| . Uv(k)
IT REF = |VT| . Uv(k)
Sim
Não
PWM
Uv(k) = 1 Trifásico
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 183
_________________________________________________________________________
REFERÊNCIA INTERNA
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 184
_________________________________________________________________________
PLL (Phase Locked Loop - osciladores com bloqueio de fase) são circuitos
utilizados para sincronizar sinais. O algoritmo empregado detecta a freqüência e a
fase da componente fundamental do sinal trifásico de entrada [30]. A partir de
amostras das tensões das três fases, é possível gerar um sinal senoidal, sem
distorção, com a mesma freqüência de uma das fases da rede, bastando defasá-lo
para obter os outros dois sinais de referência. Existe uma grande vantagem em
utilizar esse algoritmo PLL, pois as referências de corrente estarão em fase e na
mesma freqüência da componente fundamental da tensão de alimentação, mesmo
que a tensão da rede tenha distorções ou a freqüência da rede varie.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 185
_________________________________________________________________________
CONTROLADOR PI:
por zero, ou seja, o ângulo retorna a seu valor inicial a cada detecção da passagem
por zero das tensões de fase, respectivamente. A fim de verificar e testar a sub-
rotina que calcula o valor do seno, comparou-se o valor calculado pelo DSP com o
valor determinado pelo Mathcad, resultando nas observações constantes da Fig.
8.4. Praticamente as funções se sobrepõem, confirmando o bom resultado obtido
pelo cálculo do seno no DSP. Na Fig. 8.5, tem-se o valor do erro percentual do
valor obtido no DSP em relação ao calculado pelo software matemático; aqui se
considerou a determinação do erro apenas no primeiro quadrante. Observa-se um
baixo desvio em relação ao valor calculado pelo Mathcad, o máximo não
chegando à ordem de 0,045%, o que o torna praticamente irrelevante.
1
0.9
0.8
Amplitude (formato 1.15)
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
Amostra/Número total de pontos
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 187
_________________________________________________________________________
0.045
0.0405
0.036
0.0315
% de erro
0.027
0.0225
0.018
0.0135
0.009
0.0045
0
0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45 0.5
Amostra/Número total de pontos
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 188
_________________________________________________________________________
Inicio
Lê amostra da
rede e verifica o
sinal
Compara com o
sinal da amostra
anterior
Não
Mudança
de sinal?
Sim
Inicializa
variáveis
sincronizadas
com a rede
Fig. 8.6 –Diagrama em blocos da rotina de detecção da passagem por zero da rede.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 189
_________________________________________________________________________
- 0,5
Fig. 8.7 – Leitura das tensões trifásicas com o sinal de sincronismo retangular.
0,6
Amplitude (formato 1.15)
0,45
0,3
0,15
0
0 100 200 300 400 500 600 700 800
Amostras
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 190
_________________________________________________________________________
Inicio
Lê amostra da
rede
Acumula o
valor à soma
atual e salva
Não
Meio Período
Sim
Calcula o valor
médio e
armazena
Fig. 8.9 - Diagrama de blocos da rotina de cálculo do valor médio da tensão da rede para uma Fase.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 191
_________________________________________________________________________
PLL
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 192
_________________________________________________________________________
0,75
PLL
0,25
Tensão de fase
0
- 0,25
- 0,5
- 0,75
-1
0 200 400 600 800 1000 1200 1400 1600
Amostras
Fig. 8.10 – Amostra da tensão de fase e sinal de referência sincronizado produzido pelo PLL.
1,1
PLL
0,73
VR VS VT
Amplitude (formato 1.15)
0,37
- 0,37
0,73
- 1,1
0 100 200 300 400 500 600 700 800
Amostras
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 193
_________________________________________________________________________
0,38 Setor 6
Setor 5
Amplitude (formato 1.15)
Setor 4
0,19
Setor 3
Setor 2
Setor 7
0
- 0,19
- 0,38
0 100 200 300 400 500 600 700 800
Amostras
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 194
_________________________________________________________________________
0,6
0,4
Amplitu de ( forma to 1.15)
0,2
0,2
0,4
0,6 0 0,52 1,05 1,57 2,09 2,62 3,14 3,67 4,19 4,71 5,24 5,76 6,28
ωt
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 195
_________________________________________________________________________
1 VT
VR VS
Amplitude (formato 1.15)
0,5
- 0,5
-1
0 60 120 180 240 300 360
Amostras
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 196
_________________________________________________________________________
1
Vbeta Valfa
Amplitude (formato 1.15)
0,5
ωt
- 0,5
-1
0 60 120 180 240 300 360
Amostras
1
Amplitude (formato 1.15)
Vd
0
Vq
-1
-2
0 10 20 30 40 50 60
Amostras
1 1
VS VT VR VS
VS - Reversa
Amplitude (formato 1.15)
0,5 0,5
Amplitude (formato 1.15)
ωt
0 0
Transformações
reversas
- 0,5 - 0,5
1 1
0 10 20 30 40 50 60 10 20 30 40 50 60
Amostras Amostras
8.4 CIRCUITOS
Potência de Saída P0 = 3 kW
Tensão em cada uma das saídas V01 = V02 = 225 V
Freqüência de Chaveamento fs = 50 kHz
Tensão de Entrada Vin = 127 VRMS, 60 Hz
LR S1
D1 D2 D3 DR1 DR2 +
VR
IGBT (SR1,2, SS1,2 e ST1,2)____________ IRGPC50UD 1 V01
S R1 S R2 C1 -
Diodos (D1, D2, D3, D4, D5 e D6)__ APT30D100K R01
LS S2
Capacitores (C1 e C2)_____________ 3300µF/350V VS
DS1 DS2
LT S3
DT1 DT2 +
VT
3 V02
ST 1 ST 2 C2 -
R02
D4 D5 D6
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 198
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 199
_________________________________________________________________________
e dar mais opções a quaisquer mudanças e necessidades que ocorressem nos testes
do retificador. No circuito de interface para leitura da corrente na fase R, mostrado
na Fig. 8.18, utilizou-se o canal V3 para a correspondente leitura. No tocante às
demais fases, o circuito é equivalente, mudando apenas o canal do conversor A/D.
Retificador de Precisão
-Vcc
- 1N4148
10 k Ω
+
IR 10 k Ω +Vcc +Vcc 10 k Ω
LA 55-P + +1 5
M - -Vcc
- -1 5 - 1N4148 J7 V3
+ 10 k Ω
82 Ω
-Vcc +
+Vcc
10 k Ω 10 k Ω
10 k Ω
4V
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 200
_________________________________________________________________________
VR 200:12 VR
VR
Circuito
VS VS VS
de ADMC401
Condicionamento VT
VT VT
10 k Ω 10 k Ω 10 k Ω
56 n 56 n 56 n
25 kΩ 25 kΩ
+ +HT + +1 5 + +HT + +1 5
62 Ω 62Ω
V6 V7
100Ω 100Ω
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 201
_________________________________________________________________________
-Vcc - Vcc
- 1N4148 - 1N4148
10 k 10 k
+ +
10 k +Vcc +Vcc 10 k IR +Vcc +Vcc 10 k
LA 55-P + +15 10 k
- -Vcc - Vcc
VR M -
- 1N4148 J1 V0
- -1 5 - 1N4148 J7 V3
+ 10 k + 10 k
82
-Vcc + -Vcc +
+Vcc +Vcc
10 k 10 k 10 k 10 k
10 k 10 k
4V 4V
10 k
+Vc
10 k c
- PIO 0
J2
+ ETU 0
- Vcc
Retificador de Precisão 5,1 V Retificador de Precisão
10 k
-Vcc - Vcc
- 1N4148 - 1N4148
10 k 10 k
+ +
10 k +Vcc +Vcc 10 k IS +Vcc +Vcc 10 k
LA 55-P + +15
10 k
- -Vcc - Vcc
VS M -
- 1N4148 J3 V1 - -1 5 - 1N4148 J8 V4
+ 10 k + 10 k
82
-Vcc + - Vcc +
+Vcc +Vcc
10 k 10 k 10 k 10 k
10 k 10 k
4V 4V
10 k
10 k +Vcc
- PIO 1
J4
+ ET U 1
-Vcc
Retificador de Precisão 5,1 V Retificador de Precisão
10 k
- Vcc - Vcc
- 1N4148 - 1N4148
10 k 10 k
+ +
10 k +Vcc +Vcc 10 k IT +Vcc +Vcc 10 k
LA 55-P + +15
10 k
- -Vcc - Vcc
VT M -
- 1N4148 J5 V2 - -1 5 - 1N4148 J9 V5
+ 10 k + 10 k
82
- Vcc + - Vcc +
+Vcc +Vcc
10 k 10 k 10 k 10 k
10 k 10 k
4V 4V
10 k
10 k +Vcc
-
P IO 2
+
-Vcc
5,1 V
10 k
V0
AH
VR 200:12 VR V1
VR PWM BH
V2
V3
ADMC401 DSP CH
ADC
V4
VS VS PIO 3
VS V5
V6
E/S PIO 4
V7 ETU PIO 5
VT VT
VT
P IO 0
P IO 1
P IO 2
ETU0
ETU0
10 k 10 k 10 k
56 n 56 n 56 n
25 k
+ + HT + + 15
V0 1 LV 25-P M
- -HT - -15
62 E E E
E E E
V6
GATE GATE GATE
G A TE G A TE G A TE
100 C C C
S1 - IGBT S2 - I GBT S3 - IGBT
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 202
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 203
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 204
_________________________________________________________________________
VR
IR IS IT
pelo DSP e da dificuldade de ajuste de ganhos iguais nas interfaces de medida das
tensões de saída. Essas diferenças, entretanto, são muito pequenas (inferiores a
1%), razão pela qual se admitem equilibradas as tensões de saída, conforme
determinado no projeto de controle do retificador.
V01 +V02
IR IS IT
Fig. 8.24 - Correntes nos indutores de entrada e tensão total no barramento CC.
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 206
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 207
_________________________________________________________________________
2.8%
2.5%
2.3%
2.0%
1.7%
1.4%
1.1%
0.8%
0.6%
0.3%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
4.0%
3.6%
3.2%
2.8%
2.4%
2.0%
1.6%
1.2%
0.8%
0.4%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 208
_________________________________________________________________________
2.4%
2.2%
1.9%
1.7%
1.5%
1.2%
1.0%
0.7%
0.5%
0.2%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 209
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 210
_________________________________________________________________________
3.3%
3.0%
2.7%
2.3%
2.0%
1.7%
1.3%
1.0%
0.7%
0.3%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
2.8%
2.5%
2.2%
2.0%
1.7%
1.4%
1.1%
0.8%
0.6%
0.3%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
3.1%
2.8%
2.5%
2.2%
1.9%
1.5%
1.2%
0.9%
0.6%
0.3%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
H i i d % f h f d l li d
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 211
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 212
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 213
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 214
_________________________________________________________________________
3.6%
3.2%
2.9%
2.5%
2.2%
1.8%
1.4%
1.1%
0.7%
0.4%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
2.5%
2.3%
2.0%
1.8%
1.5%
1.3%
1.0%
0.8%
0.5%
0.3%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
3.2%
2.9%
2.6%
2.3%
1.9%
1.6%
1.3%
1.0%
0.6%
0.3%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 215
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 216
_________________________________________________________________________
8.6 CONCLUSÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Capítulo 8 217
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
CONCLUSÕES GERAIS
_______________________________________________________________________________
Samir Ahmad Mussa
Conclusões Gerais 220
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Conclusões Gerais 221
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
APÊNDICE A
A.1 INTRODUÇÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 225
_________________________________________________________________________
amplificadores; tensões aplicadas a esse pino são usadas para medir e corrigir
erros de ganho. Observe a Fig. 2.11 no capítulo 2.
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 228
_________________________________________________________________________
+VREF
VIN0
+ VCORE
12
Σ NÚCLEO
_ A/D
ASHAN
-VREF
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 229
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 231
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 233
_________________________________________________________________________
VISÃO GERAL
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 234
_________________________________________________________________________
O gerador PWM pode atualizar a razão cíclica uma ou duas vezes por
período PWM, dependendo em que modo (single update ou double update) o
controlador PWM está configurado. O modo de operação (single ou double) é
selecionado por um bit de controle no registrador MODECTRL.
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 235
_________________________________________________________________________
f CLKOUT
PWMTM = (a.6)
2 f PWM
26 MHz
PWMTM = = 1.300 (a.8)
2.10kHz
TEMPO MORTO
TD = PWMDT.2.tCK (a.9)
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 237
_________________________________________________________________________
0x03FF (1023), o que corresponde a um tempo morto máximo de 78,8 µs, para uma
freqüência de clock de 26 MHz.
MODOS DE OPERAÇÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 238
_________________________________________________________________________
Sendo assim, a largura do pulso pode ser programada de tCK até 256tCK.
uma razão cíclica de 0%. Da mesma forma, o máximo valor permitido é TS, o que
corresponde a uma razão cíclica de 100%.
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 241
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 242
_________________________________________________________________________
CRUZAMENTO DE SINAIS
HABILITAÇÃO DE SAÍDAS
O registrador PWMSEG possui seis bits (0 a 5), que são utilizados para
habilitar ou desabilitar individualmente cada uma das seis saídas PWM. O bit
correspondente para cada uma das saídas é mostrado na Tabela A.3 a seguir:
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 243
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 244
_________________________________________________________________________
Fig. A.5 – Sinal PWM ativo em baixo com modulação em ambas as saída AH e AL.
fCLKOUT
fCHOP = (a.22)
[ 4.(GDCLK + 1).tCK ]
O valor de GDCLK (8 bits) pode variar de 0 a 255, correspondendo a
uma freqüência de modulação programável de 25,4 kHz a 6,6 MHz, considerando-
se o clock de 26MHz. Após o reset, todos os bits do registrador PWMGATE são
zerados e conseqüentemente a modulação em alta freqüência é desabilitada.
POLARIDADE DO PWM
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 245
_________________________________________________________________________
DESLIGAMENTO DO PWM
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 246
_________________________________________________________________________
26 MIPS ponto-fixo;
Unidades computacionais independentes: ALU, Multiplicação e
Acumulação e Deslocamento;
Execução das Instruções em um único ciclo (38,5 ns);
Instruções Multifunção;
2k x 24 bits - Memória de Programa RAM;
2k x 24 bits - Memória de Programa ROM;
1k x 16 bits - Memória de Dados RAM;
Gerador PWM Trifásico de 16 bits;
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 247
_________________________________________________________________________
A.3.2 ARQUITETURA
Estas unidades serão tratadas com mais detalhes nos itens seguintes,
pois o controle do conversor passa necessariamente pela utilização destes dois
periféricos do ADMC331, um responsável pela aquisição dos dados (Unidade
ADC) e o outro pelo comando dos interruptores do conversor (Unidade PWM).
Faz-se necessário conhecermos seu funcionamento e programação no intuito de
utilizá-las de forma adequada.
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 248
_________________________________________________________________________
REGISTRADOR DE
PM ROM
INSTRUÇÕES
GERADOR GERADOR 2K x 24 DM RAM
DE DE 1K x 16
ENDEREÇO ENDEREÇO SEQUENCIADOR
PM RAM
#1 #2 DE
PROGRAMAS 2K x 24
14 BARRAMENTO PMA
14 BARRAMENTO DMA
BARRAMENTO PMD
24
BARR. DE
TROCA
BARRAMENTO DMD
16
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 249
_________________________________________________________________________
Os sinais PWM gerados pelo DSP podem ser inibidos de duas formas
distintas. A primeira através de um sinal em nível baixo aplicado ao pino
PWMTRIP ; nesse caso as saídas PWM são desabilitadas. A outra forma é via
RESOLUÇÃO PWM
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 252
_________________________________________________________________________
VC
V CMAX
V1
V VIL
t
tVIL
T CRST
TPWM-TCRST
PWMSYNC
SAÍDA DO
COMPARADOR
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 254
_________________________________________________________________________
SEÇÃO DE MULTIPLICAÇÃO
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 255
_________________________________________________________________________
Da memória de dados
Da memória de dados
Da memória de programa
16 16 16
Seção de
Multiplicação
TREG MUX
16
Multiplicador
Da memória 16 x 16
de dados
16
PREG
32
32 Para a memória
16 de dados
Para a CALU
DESLOCADOR DE PRODUTO
PM Deslocamento Comentários
00 Sem deslocamento. O produto é enviado para a CALU ou para o barramento de
dados sem deslocamento.
01 Um para a esquerda. Remove o bit extra de sinal gerado pela multiplicação em
complemento dois, originando um produto Q31
10 Desloca quatro bits Remove os quatro bits extras de sinal gerado pelo produto em
para a esquerda. complemento dois de 16-bitx13-bit, originando um produto Q31.
Quando a multiplicação é feita por uma constante de 13-bit.
11 Desloca seis bits para Escala o produto para permitir até 128 acumulações de produtos
a direita. sem gerar overflow no acumulador.
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 256
_________________________________________________________________________
Do deslocador de Entrada
Do deslocamento do Produto
32 32
32
CALU
32 32
C ACCH ACCL
32
16
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 257
_________________________________________________________________________
Uma vez executada uma operação pela CALU, ela transfere o resultado
para o acumulador, o qual está apto a executar deslocamentos de bits sobre o seu
conteúdo. A saída do acumulador está conectada ao deslocador de saída de 32-
bits. No deslocador de saída, a parte alta e a parte baixa do acumulador podem ser
individualmente deslocadas e armazenadas na memória de dados.
DESLOCADOR DE SAÍDA
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 258
_________________________________________________________________________
A.4.4 PERIFÉRICOS
CONVERSOR ANALÓGICO-DIGITAL
Modo de calibração.
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 261
_________________________________________________________________________
MUX Analógico MUX de Resultados
ADCIN0 RESULT0
ADCIN1 RESULT1
ADCIN2 RESULT2
Conversor
. 10-bit
10
.
. S/H + A/D .
. .
Seleção
Seleção SOC EOC de 10
ADCIN15 MUX Resultados RESULT15
MAX CONV1
Apontador
de
Sel.de canal (Est. 0) Estado
Sel.de canal (Est. 1)
Sel.de canal (Est. 2)
4 Sel.de canal (Est. 3) 4
.
.
.
Nota: Os valores possíveis são:
Sel.de canal (Est. 15) Seleção de canal = 0 a 15
MAXCONV = 0 a 15
Software
EVA Disparo de início de
EVB seqüência
Pino Externo (ADSOC)
MUX de Resultados
RESULT0
RESULT1
10 .
MUX Analógico .
ADCIN0 .
10
ADCIN1 Seleção
RESULT7
de
ADCIN2 Resultados
Conversor
. 10-bit
10
MUX
. S/H + A/D
. MUX de Resultados
Seleção EOC
SOC
ADCIN15 MUX RESULT8
RESULT9
4
Arbitrador de
Seqüência
10 .
.
.
10
4 4 Seleção
RESULT15
de
Resultados
Apontador Apontador
Sel.de canal (Est. 0) de Sel.de canal (Est. 8) de
Sel.de canal (Est. 1) Estado Sel.de canal (Est. 9) Estado
Sel.de canal (Est. 2) Sel.de canal (Est. 10)
Sel.de canal (Est. 3) Sel.de canal (Est. 11)
4
. .
Nota: Os valores possíveis são: . .
Seleção de canal = 0 a 15
MAXCONV1 = 0 a 7 . .
MAXCONV2 = 8 a 15
SEQ1 SEQ2
Sel.de canal (Est. 7) Sel.de canal (Est. 15)
REGISTROS ENVOLVIDOS
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 263
_________________________________________________________________________
B ARR . DE
N CLEO DSP 240xA
DADOS
ADDR B US RE SE T IN T 1,2,3,4 CLOCK
16
16
16 REGISTROS E LÓGICA DE IN ICIO DA
CONTROLE EV C ON V ER SÃO ADC
16
GP TIMER 3 PRE- TCLKINB
ESCA LA CLK OUT
16
T3CON[4,5] T3CON[8,9, 10]
LÓGICA PWM 7
3 MÁQUIN A 3 UN IDADE S 3 .
16 UN IDADE S DE COMP ARAÇÃO
COMP L E T A
DE E ST ADO B AN DA DE .
.
SVRWM MOR T A
SAIDA PWM 12
PRE- TCLKINB
16 ESCALA
GP TIMER 4 CLK OUT
T4CON[8,9,10]
T4CON[4,5]
16
TDIRB
16
DIR CLOCK
CIR CUITO
MUX QEP CAPC ON B[14,1 3]
2
CAP4/QEP3
2
2 CAP5/QEP4
16 UNIDADES DE
CAPTURA CAP6
16
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 264
_________________________________________________________________________
PINAGEM
EVA EVB
T1CMP/T1PWM T3CMP/T3PWM
T2CMP/T2PWM T4CMP/T4PWM
PWM1 PWM7
PWM2 PWM8
PWM3 PWM9
PWM4 PWM10
PWM5 PWM11
PWM6 PWM12
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 265
_________________________________________________________________________
REGISTRADOR DE REGISTRADOR DE
PERIODO TxPR PERIODO TyPR
(oculto) (oculto)
REGISTRADOR
CONTROLE DO
GPTCONA/B
MUX TnCON[0 ]
GP TIMER
TxCMPR GERADOR DE
REGISTRADOR LÓGICA DE FORMAS DE LÓGICA DE
COMPARAÇÃO COMPARAÇÃO ONDA TxPWM
SAÍDA
(oculto) SIM/ASSIM
TxCNT GP
TIMER COUNTER
CLOCK
INTERNO DA LÓGICA DE CONTROLE TCLKINA/B
CPU TDIRA/B
REGISTRADOR DE
CONTROLE
TxCON GPTx
_______________________________________________________________________________
Samir Ahmad Mussa
Apêndice A 266
_________________________________________________________________________
_______________________________________________________________________________
Samir Ahmad Mussa
REFERÊNCIAS BIBLIOGRÁFICAS
[1] CRUZ, Cícero M.T. Técnicas de comutação não dissipativa aplicada a retificadores
de três níveis operando com fator de potência unitário. Florianópolis, 2002. Tese
(Doutorado em Engenharia Elétrica) - Centro Tecnológico, Universidade Federal de
Santa Catarina.
[3] IEC 61000-3-2, Electromagnetic compatibility (EMC) Part 3-2: Limits for harmonic
current emissions (equipment input current ≤ 16 A per phase). International
Electrotechnical Commission. Ed. 1.2, 1998-04.
[4] SOUZA, Alexandre F. de. Retificadores monofásicos de alto fator de potência com
reduzidas perdas de condução e comutação. Florianópolis,1998. Tese (Doutorado
em Engenharia Elétrica) – Centro Tecnológico, Universidade Federal de Santa
Catarina.
[7] SALMON, J. C., Circuit topologies for pwm boost rectifiers operated from 1-phase
and 3-phase ac supplies and using either single or split dc rail voltage outputs. IEEE
annual Applied Power Electronics Conference - APEC Records, p.473-479, 1995.
[8] TODD, Philip C. UC3854 Controller power factor correction circuit design, Unitrode
- Texas Instruments em: http://www-s.ti.com/sc/psheets/slua144/slua144.pdf.
Acesso em: 23/01/2001.
Referências Bibliográficas 268
_________________________________________________________________________
[13] KOLAR, J. W., MINIBÖCK, J. and STÖGERER, F., A Novel Concept for Mains
Voltage Proportional Input Current Shaping of VIENNA Rectifier Eliminating
Controller Multipliers. Part I: Basic Theoretical Considerations and Experimental
Verification and Part II: Operation for Heavily Unbalanced Mains Phase Voltages
and in Wide Input Voltage Range. IEEE Annual Applied Power Electronics
Conference - APEC Records, p.582-591, 2001.
[14] LIPO, T. A., ZHAO, Y. and LI, Y. Forced Commutaded Three Level Boost Type
Rectifier. IEEE Transactions on Industry Aplications, Vol. 31, No. 1,
January/February 1995.
[15] LIPO, T. A. and STANKOVIK A. V. A Novel Control Method for Input Output
Harmonic Elimination of the PWM Boost Type Rectifier Under Unbalanced
Operating Conditions. IEEE Transactions on Power Electronics, Vol. 16, No. 5,
September 2001.
_______________________________________________________________________________
Samir Ahmad Mussa
Referências Bibliográficas 269
_________________________________________________________________________
[18] NOVAES, Y. R., Souza, F.P., Borgonovo, D. and Barbi, I. Retificadores PWM
Trifásicos Unidirecionais com Alto Fator de Potência. Revista da Sociedade
Brasileira de Potência SOBRAEP, Vol.7, n° 1, Novembro de 2002.
[19] OGATA, Katsuhito, Discrete-time control system. 2 ed. New Jersey, Pretence-Hall,
Inc., 1995.
[20] Single Chip DSP Motor Controller ADMC401 – Data Sheet, ANALOG DEVICES.
[22] ADSP-2100 Family, Assembler Tools & Simulator Manual, ANALOG DEVICES.
[23] SPECTRUM DIGITAL, INC. Ezdsp™ LF2407 Technical Reference, Rev.C, August
2001.
[26] SALMON, J. C., Operating a Three-Phase Diode Rectifier With a Low-Input Current
Distortion Using a Series-Connected Dual Boost Converter, IEEE Transactions on
Power Electronics, Vol. 11, No. 4, July 1996.
[28] VORPÉRIAN, Vatché. Simplified analysis of PWM converters, using the model of
PWM switch - Part. 1: Continuous conduction mode – CCM. VPEC news letter
current. Fall 1988. P. 1-9.
[30] AREDES, Maurício. Active Line Power Line Conditioners. Dr.-Ing Thesis,
Technischen Universität Berlin, Berlin, Germany, 1996.
[31] SOUZA, Fabiana P. de. Correção do Fator de Potência para Instalações de Baixa
Potência Empregando Filtro Ativo. Florianópolis, 2000. Tese (Doutorado em
Engenharia Elétrica) - Centro Tecnológico, Universidade Federal de Santa Catarina.
_______________________________________________________________________________
Samir Ahmad Mussa
Referências Bibliográficas 270
_________________________________________________________________________
[32] LINDEKE, Dirk. Projeto de um Filtro Ativo Paralelo de 1kVA Usando Técnicas de
Controle Analógico e Digital. Florianópolis, 2003. Dissertação (Mestrado em
Engenharia Elétrica) - Centro Tecnológico, Universidade Federal de Santa Catarina.
[33] BARBI, Ivo ; SOUZA, Alexandre F. de. Correção do fator de potência de fontes de
alimentação. Florianópolis, 1995. Apostila (INEP) – Centro Tecnológico,
Universidade Federal de Santa Catarina.
[34] BARBI, Ivo. Eletrônica de Potência: Florianópolis, Edição do Autor 2000. INEP –
Centro Tecnológico, UFSC - Universidade Federal de Santa Catarina.
[36] DÁVILA, José G. C. Estudo de uma fonte de alimentação trifásica, alto fator de
potência, comutação suave, com um único estágio de processamento de potência.
Florianópolis, 1997. Tese (Doutorado em Engenharia Elétrica) - Centro Tecnológico,
Universidade Federal de Santa Catarina.
_______________________________________________________________________________
Samir Ahmad Mussa
Referências Bibliográficas 271
_________________________________________________________________________
[42] DIXON, Lloyd. Average current mode control of switching power supplies.
Unitrode – Texas Instruments. Disponível em: http://www-
s.ti.com/sc/psheets/slua079/slua079.pdf. Acesso em: 23/01/2001.
[44] BUSO, S., MATTAVELLI, P., ROSSETTO, L., SPIAZZI, G. Simple Digital Control
Improving Dynamic Performance of Power Factor Preregulators. IEEE Transactions
on Power Electronics, Vol.13, No.5, September 1998, pp.814- 823.
[45] MUSSA, Samir A and MOHR, Hari B. Single-Phase AC-DC Converter with Power
Factor Correction Using DSP. IV INDUSTRY APPLICATIONS CONFERENCE, IV
INDUSCON’2000, Vol.2, p.687-692.
[46] MUSSA, Samir A. and MOHR, Hari B. Voltage-Doubler Rectifier with PFC,
Regulation and Balancing of the Output Voltages Using DSP. THE 6TH BRAZILIAN
POWER ELECTRONICS CONFERENCE, COBEP’2001, pp. 241-246.
[47] MUSSA, Samir A. and MOHR, Hari B. High Power Factor AC-DC Converter Using
DSP Controller ADMC401. XIV CONGRESSO BRASILEIRO DE AUTOMÁTICA,
CBA’2002, p. 274-279.
[48] MUSSA, Samir A. and MOHR, Hari B. Three-Phase Three-Level Unity Power Factor
PWM Rectifier Using DSP. IEEE INTERNATIONAL SYMPOSIUM ON
INDUSTRIAL ELECTRONICS – ISIE Records, 2003.
[49] PHILLIPS, Charles L., NAGLE, H. Troy. Digital Control System Analysis and
Design. 3 ed. New Jersey, Pretence-Hall, Inc., 1995.
[50] FRANKLIN, Gene F., POWELL, J. David, WORKMAN, Michael L., Digital Control
of Dynamic Systems. Third Edition. Addison Wesley Longman, Inc. 1998
_______________________________________________________________________________
Samir Ahmad Mussa