Vous êtes sur la page 1sur 4

Architecture des ordinateurs

Série N°1

Les Mémoires

Exercice 1
Soit un processeur de 16 lignes d’adresse, pouvant accéder à un mot de données de 8 bits.
1. Quelle est la capacité d’adressage totale ?
2. Quelle est la capacité mémoire de ce processeur ?
3. Donner la structure de la mémoire.

Exercice 2
Soit une mémoire de 64 Moctet organisée en cases de 16 bits.
1. Déterminer le nombre de lignes d’adresse nécessaires.
2. Déterminer l’adresse du début et celle de fin en Hexadécimal.

Exercice 3
Si le registre d’adresse d’une mémoire comporte 32 bits, calculer :
1. La capacité totale si 1 mot = 1octet.
2. La plus haute adresse possible pour ces mots de 1octet.
3. La capacité totale si 1 mot = 32 bits ;
4. La plus haute adresse possible pour ces mots de 32 bits.

Exercice 4
On considère une mémoire centrale de capacité 2 Moctet, chaque case mémoire est codée
sur un octet.
1. Calculer l’adresse, en octal, du sixième élément d’un tableau dont l’adresse du premier
élément est (77)8, et dont tous les éléments sont composés de 16 bits.
2. Calculer, en décimal, le nombre d’octets précédents l’adresse (77)8.
3. Calculer la taille de cette mémoire en l’exprimant en mots de 16 bits et en mots de 32 bits.

Exercice 5
On dispose d’une mémoire ayant une capacité de 128 Moctet avec un mot de 1 octet. On
désire équiper :
- 4 Moctet de la capacité totale par des puces types (2M×2) dont l’adresse haute sera
l’adresse première de la mémoire totale.
- 2 Moctet de la capacité totale par des puces de type (32K×4) disposée à l’adresse
basse.
1. Déterminer le nombre total des lignes d’adresse ainsi que l’adresse de début et de fin.
2. Déterminer le nombre de puces de type (2M×2) et (32×4) nécessaires pour remplir ces
deux espaces.
3. Déterminer l’adresse de début et de fin du premier espace.

1
Architecture des ordinateurs

Exercice 6
Soient les circuits RAM suivants :

: : : :
: : : :
Bus d’adresse : : Bus d’adresse : :
Déc Déc :
13 bits : : 14 bits :
: : : :
: :
: :

Bus de données Bus de données


8 bits 8 bits

: :
: :
Bus d’adresse : :
Déc :
15 bits :
: :
:
:

Bus de données
8 bits

1. Calculer la capacité totale de chaque mémoire.


2. Calculer l’adresse de début et de fin de chaque mémoire.
3. On veut associer à ces mémoires un processeur admettant 16 bits d’adresse et 8 bits de
données. Donner la capacité totale adressable par le processeur.
4. Dresser la table des adresses, sachant que les mémoires sont disposées successivement à
partir de la première adresse selon l’ordre suivant : mémoire 1, mémoire 2 et mémoire 3.
5. Calculer les équations de sélection CS1, CS2 et CS3.
6. Expliquer pourquoi la capacité totale adressable par le processeur permet d’introduire une
quatrième puce mémoire. Calculer la taille maximale de la puce qu’on peut y ajouter.

2
Architecture des ordinateurs

Exercice 7
On considère une machine avec la configuration suivante :
- Une mémoire centrale de taille 1Moctet.
- bus de données de 16 bits.
- bus d’adresse de taille 20 bits.
1- Calculer la taille minimale du bus d’adresse qui permet d’accéder à cette mémoire sachant
qu’un mot de données est codé sur 16 bits.
2- Déterminer la plage d’adressage de cette mémoire (adresse minimale et adresse maximale).
3- En fait, cette mémoire est constituée de deux blocs séparés comme le montre la figure ci
dessous. Le premier est une DRAM de taille 512 Koctets adressable à partir de l’adresse
(00000)16 et le deuxième est une SRAM de taille 512 Koctets adressable à partir de
l’adresse (60000)16.
a. Déterminer les deux plages d’adressage respectivement de la DRAM et la SRAM.
b. Quelle est la taille maximale que peut avoir la mémoire centrale sur cette machine ?
c. Expliquer comment cette mémoire peut être extensible et décrire la répartition du
bloc d’extension.
4- Le cycle mémoire de la SRAM vaut 50 ns et celui de la DRAM vaut 250 ns. Justifier
pourquoi le cycle mémoire de la SRAM est plus court que celui de la DRAM.

( 00000 )H

DRAM + SRAM = 1 M φ

( 60000 )H

3
Architecture des ordinateurs

Exercice 8

Calcul du temps moyen de transfert en mémoire centrale d’un fichier séquentiel stocké sur
disque :
Les échanges entre l’unité de disque et la mémoire centrale s’effectuent par
l’intermédiaire d’un canal. Une zone de la mémoire tampon, associée au disque reçoit les
caractères lus sur le disque. Le transfert vers la mémoire centrale s’effectue quand la zone
tampon est pleine ou quand le fichier a été entièrement lu.
Les caractéristiques de l’unité de disque, du fichier et du canal sont les suivantes :
- Temps moyen de positionnement de la tête de lecteur sur une piste est de l’ordre
de 20 ms.
- Vitesse de rotation du disque est de l’ordre de 6000 tours/minute.
- Chaque secteur contient 1024 bits dont 64 sont réservés pour un pointeur vers le
secteur suivant (du fichier).
- Le disque est composé de 128 cylindres.
- Une piste comporte 32 secteurs.
- Tous les secteurs d’un fichier sont répartis dans un même cylindre.
- Le fichier contient 1500 caractères.
- Chaque caractères est codé sur 7 bits + 1 bit de parité.
- La vitesse de transfert du canal est de 10 Moctet/seconde.
- La taille de la zone tampon est de 4096 caractères.

1. Déterminer le temps moyen pour lire un secteur (en supposant que la tête de lecture
soit sur la bonne piste).
2. Déterminer le nombre de secteurs nécessaires pour le stockage du fichier.
3. Déterminer le temps moyen de transfert de ce fichier entre le disque et la mémoire
centrale.